[rloc 58]

Потом вышла ADF4351, применил её. Но возникли проблемы с программированием, пока программист разбирается я заметил особенность - маркировка на корпусе указана ADF435X. Может быть такое, что это не 4351?

У меня 4351 четко видно, с программированием - аналогично 4350.

[messenger 1]

Подскажите пожалуйста, как вы "упаковываете" гибридные платы с цифровой и высокочастотной частью на одной плате?

Достаточно ли сделать металлический экран только с одной стороны платы в СВЧ части?

Хотел сначала полностью заключить в металлический корпус, что бы плата лежала на нижней стенке корпуса, а получается что для этого нижняя сторона платы дожна не иметь проводников.

[kirilchik 0]

Извиняюсь за не совсем в тему, но стоит задача получить на выходе ADF4350 ЧМ-видео сигнал. Вопрос если выбрать один из поддиапазонов ГУН и на вход Vtune подавать видео к примеру с веб камеры, будет ли модуляция? или это полный бред.

[debian 0]

Дабы не множить темы спрошу тут:

 

Как быстро у ADF4350 PLL захватывает, частоту?

или как этот момент можно просчитать?

 

вопрос в чем, нужно на выходе синтезатора получить ЧЛМ модуляцию диапазон 2.1-2.4 ГГц, максимальная частота модуляции 5 кГц

[debian 0]

Дабы не множить темы спрошу тут:

 

Как быстро у ADF4350 PLL захватывает, частоту?

или как этот момент можно просчитать?

 

вопрос в чем, нужно на выходе синтезатора получить ЧЛМ модуляцию диапазон 2.1-2.4 ГГц, максимальная частота модуляции 5 кГц

[vfo 0]

Захватывает она со скоростью, зависящей от полосы петли, но это в любом случае на практике будет составлять от 100мкС. Попробуйте просимулировать в аналогдевайсевском же pll симуляторе. Но задача предполагает изменение частоты на 300МГц 5000 раз в секунду, нужно же принять во внимание дискрет перестройки, который не указан. Понятно, что лчм, но синтезатор это всегда квазиплавная перестройка.

[debian 0]

Захватывает она со скоростью, зависящей от полосы петли, но это в любом случае на практике будет составлять от 100мкС. Попробуйте просимулировать в аналогдевайсевском же pll симуляторе. Но задача предполагает изменение частоты на 300МГц 5000 раз в секунду, нужно же принять во внимание дискрет перестройки, который не указан. Понятно, что лчм, но синтезатор это всегда квазиплавная перестройка.

 

Для пробы полосу перестройки можно взять 200 мГц с шагом в 1 мгц, лучше 500кГц

Частота модуляции 2000 Гц

 

за инфу спасибо

[klen 1]

здравтвуйте.

сделал платку, запаял 4351, расчет значений регистров выдрал из драйверов под линукс. задается ширина канала и частота - все остальное высчитывается. закомпилено и зашито в Stm32f4, все работает от 34мгц до 4Гиг (далее прибора нет посмотреть). но есть проблема - немогу включить выход B, может есть ограничения? выход А работает , а B нет (вттыкаю биты разрешения выхода B, бит фундаментальной частоты, и мощность 5 дбм). припаяно все правильно - оба выхода сделаныы идентично.

спасибо.

[arhiv6 20]

На какой частоте проверяете? Вам точно фундаментальная частота нужна, а не с делителя?

[klen 1]

На какой частоте проверяете? Вам точно фундаментальная частота нужна, а не с делителя?

а что есть какието отличия от выхода A? на выходе A весь диапазон проверил 35 - 4400МГц, на выходе B тишина гробовая. какие особенности?

[arhiv6 20]

Отличие - наличие мультиплексора. Если вы смотрите фундаментальную частоту - она меняется в диапазоне 2200-4400МГц. А остальные образуются делением. Если вы ставите выходную частоту из диапазона 2000-2200, 1000-1100 и т.д. (4000-4400 делённое на 2^n) то фундаментальную частоту вы не увидите, т.к. сами написали, что нет прибора.

Повторюсь, Вам точно фундаментальная частота нужна, а не с делителя? Чтобы выход B работал также, как А, бит фундаментальной частоты должен быть 0 - divider output.

Изменено 24 мая, 2015 пользователем arhiv6

[Andrey188 0]

Здравствуйте. У меня задача выставить 412.5 МГц. Опора 10 МГц, частота сравнения такая же. MOD выбрал 20 (шаг по частоте 500 кГц). Насколько понимаю, можно получить частоту двумя способами:

1. Feedback select fundamental (reg 4, db23 1). Тогда int 330, frac 0, делитель на 8.

2. Feedback select divided (db23 0). int 41, frac 5, делитель на 8.

Разница выглядит лишь в разных значениях INT и FRAC. По факту оба варианта рабочие? Есть ли разница по шумам и спурам? Буду благодарен за пояснения

Изменено 30 марта, 2021 пользователем Andrey188