[Leka 1]

С `define - это для практики, чтобы понять, что и как поправить в препроцессоре.

[SM 0]

С `define - это для практики, чтобы понять, что и как поправить в препроцессоре.

 

А если не секрет, цель то какая всего этого? Наука? Или потягаться с монстрами высокоуровневого синтеза, типа того же BlueSpec или Forte?

[Leka 1]

Ну давайте новый круг про "устройство печати таблицы умножения".

[SM 0]

Ну давайте новый круг про "устройство печати таблицы умножения".

Нет, зачем... Вы же вроде сами не захотели синтезировать его чем либо, кроме ISE. Так и крутитесь в его пределах + собственные примочки, если так решили, несмотря на то, что в мире есть много еще ОЧЕНЬ высокоуровневых синтезаторов. О которых остальным, возможно, интересно узнать. Есть даже с UML http://www.synopsys.com/Community/Interope...s/MAxilica.aspx . Куда уж выше уровень-то?

 

Просто мне вот лично на данный момент они совсем не нужны, мои задачи эффективнее решаются именно на низком уровне. Т.е. среднем. Низкий это все таки gate level.

[Leka 1]

А если не секрет, цель то какая всего этого?

Конкретная - усовершенствовать рабочий инструмент, >90% кода пишу на препроцессоре. А там видно будет. Перспективы большие - прошивку "железной" программы можно не защищать (в отличие от процессорной программы) - понять/модифицировать алгоритм намного сложнее (надеюсь).

 

в мире есть много еще ОЧЕНЬ высокоуровневых синтезаторов. О которых остальным, возможно, интересно узнать.

Мне тоже. :laughing:

[SM 0]

Мне тоже. :laughing:

Так а чего же от них отмахиваетесь, как от мух назойливых :) хотя бы документацию нашли бы и изучили... Еще классика жанра - Forte Cynthesizer, этот даже в закромах есть .

[Leka 1]

хотя бы документацию нашли бы и изучили...

Это первое, что сделал. Идея притянуть Си к синтезу мне не нравится, лучше притянуть синтезируемый HDL к ЯП.

[Builder 1]

Конкретная - усовершенствовать рабочий инструмент, >90% кода пишу на препроцессоре. А там видно будет. Перспективы большие - прошивку "железной" программы можно не защищать (в отличие от процессорной программы) - понять/модифицировать алгоритм намного сложнее (надеюсь).

А что по этому поводу думает Ваш работодатель? Такой-же проект кроме вас никто поддерживать не сможет нормально.

ЗЫ: А если и сможет, то икаться Вам будет долго.

[SM 0]

Это первое, что сделал. Идея притянуть Си к синтезу мне не нравится, лучше притянуть синтезируемый HDL к ЯП.

 

Ну и? А чем Bluespec тогда не устроил? У него именно это направление, и развито на куда более высокий уровень, чем Ваши озвученные идеи. Они подняли синтезируемость конструкций SystemVerilog-а на порядок по сравнению с другими синтезаторам Если не на пару порядков.

 

Такой-же проект кроме вас никто поддерживать не сможет нормально.

IMHO это и есть цель... Хотя может и не угадал. Но речь о "защите" проскакивала. Не уверен, что с точки зрения защиты "такое" выгоднее классики - нетлиста в EDIF-виде, но все таки было озвучено про защиту.

[Leka 1]

Если не на пару порядков.

Когда запустят синтезатор с симулятором на старших Виртексах/Стратиксах, чтобы х86 обгонять на пару прорядков, тогда поверю. А так - песочница (как и у меня).

[Des333 0]

... А так - песочница (как и у меня).

Скромненько.  :)

[Leka 1]

Пластмассовый совочек с пластмассовым горшком, или эскаваторы с самосвалами - суть то не меняется с размерами - и там и там песочница.

[ViKo 1]

to SM

Вы считаете, что в операторе for(i=0, i<n, i++) используются блокирующие присваивания?

А в assign a = b & c; - тоже?

Изменено 27 марта, 2010 пользователем ViKo

[Des333 0]

Пластмассовый совочек с пластмассовым горшком, или эскаваторы с самосвалами - суть то не меняется с размерами - и там и там песочница.

Вторые могут решать реальные задачи.  :)

[Leka 1]

:bb-offtopic: поправлюсь - экскаваторы