[zzzzzzzz 0]

Вроде ж говорили, что основной жрач не от перезаряда затворов, а от "сквознячков", которые возникают при переключении вентиля. Или нет?

Сквозняки можно убрать. До, скажем, долей процента от токов презаряда затворов, т.е. почти совсем. В хороших либах так и положено делать. Есть еще один эффект, повышающий потребление - "обтекание" токами затворов и прямые утечки исток-сток. Для глубоких субмикронов это уже становится важно. Но, и это убираемо. Например, использованием кольцевых затворов. И кое-что еще, про всё не скажешь.

 

Такие "примочки" используются не часто, так как экономика требует очень быстрой выдачи продукта. Никто из разработчиков, как правило, не "парится" такими мелочами, а тупо юзает то, что дают фабы. Фабы же, в свою очередь, тоже не поспевают "вылизывать" процессы, стремятся осваивать всё новые и новые. Ситуация, философски, весьма ущербна. Хотя, эта сумасшедшая гонка позволяет быстро получать всё новые и новые "гаджеты", радуя тинэйджеров...

[snayperAlfa 0]

Возьмите проц Core i7 и будет вам счастье! Или подождите пару лет и возьмете серийный процессор помощнее

[testuser737 0]

Возьмите проц Core i7 и будет вам счастье! Или подождите пару лет и возьмете серийный процессор помощнее

Это вам всякой хрени от интела достаточно...

Изменено 2 августа, 2009 пользователем anonymus

[testuser737 0]

и возьмете серийный процессор

А 500000-5000000 штук это вам уже не серийный?

[yes 8]

Это вам всякой хрени от интела достаточно...

 

вроде как все в экономическую сторону вопроса ударились, а в техническую не очень -

 

сделать 1-2ГГц для float-point это вобщем-то не так и просто, даже для single precision и для 40 нм

 

то есть должны быть очень хорошие наработки в области аппаратной реализации (то есть вплоть до уровня топологии), чтобы вытянуть такие частоты

 

я некий опыт по разработке DP FP на 90нм и 40нм TSMC имею, правда для LP технологии, а тут скорее HP нужна, что дополнительные проблемы создает (в частности мощность (тепло) девать от кристала куда)), но и на НР я бы оценил (в рамках точности этой дискуссии) частоту после переноса 100МГц high-end FPGA дизайна (просто синтез RTL) для 90нм - 400МГц, для 40нм - 800МГц

 

то есть в Интеле их Гигагерцы достигались сотнями человек в течении длительного времени и все это достаточно закрыто и в статьях не публикуется (к Интелу я хоть и малое, но тоже отношение имел)

 

--------------------------------

 

 

 

Вроде ж говорили, что основной жрач не от перезаряда затворов, а от "сквознячков", которые возникают при переключении вентиля. Или нет?

 

зависит от технологии HP (high performance) - ток утечки большой (статика), "сквознячки" тоже большие, так как зоны перекрываются, но все-равно статика жрет больше - важно чтобы быстро - но так как эти техпроцессы мало кем используются - у них и цена может быть выше и хитростей больше

 

LP (low power) - там минимизирована статическая утечка (в 10-ки раз) по сравнению с HP, но зато транзисторы переключаются гораздо медленнее

но для 40нм даже для LP статика больше динамики

 

если интересно могу не секретные данные поискать (а вообще хороший пример - сравнение BF 533 и BF 532/1 - явно 1/2 LP, а 3 либо G (generic) либо НР)

[dxp 65]

Сквозняки можно убрать. До, скажем, долей процента от токов презаряда затворов, т.е. почти совсем. В хороших либах так и положено делать.

Тогда получается, что жрач на, скажем, КМОП микросхеме какой-нибудь FPGA должен определяться только количеством вентилей, т.е. размером микрухи, но в доке приводится расчет потребления, и там четко указана зависимость от количества переключающихся вентилей. Зависимость прямая. Это, имхо, указывает в сторону "сквозняков".

[zzzzzzzz 0]

Тогда получается, что жрач на, скажем, КМОП микросхеме какой-нибудь FPGA должен определяться только количеством вентилей, т.е. размером микрухи, но в доке приводится расчет потребления, и там четко указана зависимость от количества переключающихся вентилей. Зависимость прямая. Это, имхо, указывает в сторону "сквозняков".

Как раз в доке всё правильно. Именно от количества переключающихся вентилей ток и будет зависеть. Сквозняк ведь тоже только в момент переключения происходит. А остальное - только утечки (это некоторая константа в уравнении типа

Icc = Iут + Iпереключающегося вентиля х N переключающихся вентилей.

 

 

вроде как все в экономическую сторону вопроса ударились, а в техническую не очень -

 

сделать 1-2ГГц для float-point это вобщем-то не так и просто, даже для single precision и для 40 нм

 

то есть должны быть очень хорошие наработки в области аппаратной реализации (то есть вплоть до уровня топологии), чтобы вытянуть такие частоты

 

я некий опыт по разработке DP FP на 90нм и 40нм TSMC имею, правда для LP технологии, а тут скорее HP нужна, что дополнительные проблемы создает (в частности мощность (тепло) девать от кристала куда)), но и на НР я бы оценил (в рамках точности этой дискуссии) частоту после переноса 100МГц high-end FPGA дизайна (просто синтез RTL) для 90нм - 400МГц, для 40нм - 800МГц

 

то есть в Интеле их Гигагерцы достигались сотнями человек в течении длительного времени и все это достаточно закрыто и в статьях не публикуется (к Интелу я хоть и малое, но тоже отношение имел)

Как-то наши с Вами опыты не очень-то совпадают!!! Пример - при использовании совершенно отстойной, стандартной либы Фарадей на 0.18 мкм UMC для ядра только пару месяцев назад получали более 1ГГц.

Ячейки по 0.18 работают где-то до 4 ГГц.

 

Мой прогноз для полноценного АЛУ по 40 нм - порядка (8-10) ГГц.

Применение "примочек" может поднять эту частоту в (2-4) раза.

Естественно, архитектура должна быть скоростная, параллельная.

 

В Интеле, конечно, много своих наработок. Но, кроме как синтезировать модули с десятками и сотнями миллионов транзисторов ничего не сделать. Поэтому, ничего там не "вылизано" для гигагерцев, а есть результат применения нормальных библиотек и синтезаторов. Кучи людей, кстати, для этого не нужны - основная их масса - верификаторы.

[oratie 0]

Немного про Интел:

В "серьёзных" проектах (типа Nehalem) синтез используется максим в 30% блоков. Остальные 70% делаются вручную - именно вручную - и схему вручную и размещение вручную и разводку наполовину вручную (есть спец. САПР) для этого. Поэтому и счет физдизайнеров идет на сотни. И либы вылизана, и дизайн вылизан, поэтому и получается 4ГГц.

В не очень "серьёзных" конечно же используется синтез почти на все 100%, и людей там надо меньше.

 

по поводу 0.18 ячеек работающих на 4ГГц - верю, а вот будет ли работать 0.18 АЛУ на 4 ГГц после трассировки - как-то у нас не получалось (да и у Интела тоже :)).

[testuser737 0]

Остальные 70% делаются вручную - именно вручную - и схему вручную и размещение вручную и разводку наполовину вручную (есть спец. САПР) для этого.

Не могут, или всё-таки не хотят создать достаточно хороший синтезатор?

Или они так делают просто от того что нечего больше делать?

Изменено 4 августа, 2009 пользователем anonymus

[zzzzzzzz 0]

Ага, развести модуль из 1е9 транзисторов вручную - развлечение на вечерок. Для 1е8 топологов.

 

Откуда дровишки-то принесли? Или Вам так кажется?

 

Если бы всё в ай7 было бы вылизано, то он работал бы на (8-10)ГГц, а не на 3ГГц, имеющиеся в продаже. Или даже больше.

 

.....по поводу 0.18 ячеек работающих на 4ГГц - верю, а вот будет ли работать 0.18 АЛУ на 4 ГГц после трассировки - как-то у нас не получалось (да и у Интела тоже :) ).

И правильно, что не получалось. А 1ГГц - без особых проблем. Впрочем, об этом я уже писал, выше.

[oratie 0]

Откуда дровишки? - Сам принимал участие в проектах.

 

Почему не хотят создать хороший синтезатор? Основное достоинство ручного проектирование - предсказуемость результатов на любом этапе проектирования. Поменяли что-нибудь (мелочь) в RTL, новый синтез дал абсолютно другие результаты по всему блоку. А при ручном - поменяли только то, что нужно, а не весь блок. Ну и плюс небольшой выигрыш по таймингу, пауэру и т.д. И используют свои САПРы для ручного проектирования.

 

Кол-во физдизайнеров - действительно зашкаливает за сотню (на больших процах).

[zzzzzzzz 0]

Откуда дровишки? - Сам принимал участие в проектах. ...

Так это Вы Nehalem трассировали??? :rolleyes: вручную на 70%? У Вас, наверное, пальцев нету, стёрлись о мыша?? :)

[yes 8]

Как-то наши с Вами опыты не очень-то совпадают!!! Пример - при использовании совершенно отстойной, стандартной либы Фарадей на 0.18 мкм UMC для ядра только пару месяцев назад получали более 1ГГц.

 

а если не секретно - какое АЛУ (что умеет делать)?

 

ну и до кучи в какой температуре?

 

было имплементировано или тесты на симуляторе?

 

ну а мой опыт чисто front-end, а затем передача китайцам, которые автоматом плэйсят/роутят. как я понял автора темы - у него нет физдизайнеров и расчитывать нужно на такой же флоу.

 

по поводу ячеек - да HP быстрее - но провода такие же, поэтому выигрышь будет раза в 2, а не в 10

 

по поводу 40нм TSMC - они ARM11 на 700МГц (LP, но там хитрая ЛП, с разными типами гейтов (затворов)) и этим страшно гордятся. это без всякой плавучки, а пути в плавучке обычно вдвое, ну или надо конвееризировать со страшной силой (в сопроцессоре, который я имплементирую 17 стэйжей)

[zzzzzzzz 0]

а если не секретно - какое АЛУ (что умеет делать)?

АЛУ в этом случае не было, в основном куча регистров. Под ядром я подразумевал не проц, а просто перевод core.

ну и до кучи в какой температуре?

-60 +125

ну а мой опыт чисто front-end, а затем передача китайцам, которые автоматом плэйсят/роутят. как я понял автора темы - у него нет физдизайнеров и расчитывать нужно на такой же флоу.

Ну нет, так не гоже. Доверять синтез топологии каким-то неизвестным людям можно только от безысходности, пмсм. Это не наши случаи. Обычно айсик делается "от и до". Тем более, что всегда есть аналоговые и ВЧ модули, без них не интересно... :rolleyes:

по поводу 40нм TSMC - они ARM11 на 700МГц (LP, но там хитрая ЛП, с разными типами гейтов (затворов)) и этим страшно гордятся. это без всякой плавучки, а пути в плавучке обычно вдвое, ну или надо конвееризировать со страшной силой (в сопроцессоре, который я имплементирую 17 стэйжей)

Ну, пусть так. Хотя, не понятно чем там гордиться.... 700 МГц уже десять лет назад для процев получали, без всякой гордости. :rolleyes: Спорить не хочу, лень.

[yes 8]

Ну нет, так не гоже. Доверять синтез топологии каким-то неизвестным людям можно только от безысходности, пмсм. Это не наши случаи. Обычно айсик делается "от и до". Тем более, что всегда есть аналоговые и ВЧ модули, без них не интересно... :rolleyes:

когда АЗИК на 30М транзисторов делают два человека в сжатый срок - не до излишеств ;)