[valsol 0]

On 3/12/2009 at 8:51 PM, POVRU said:

Занимаюсь разработкой своего проца под SoC. Если есть предложения по системе команд и практической реализации пишем сюда.

 

есть статьи: 

Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 20. Проектирование встроенных процессоров// Компоненты и технологии, 2020, № 5, с. 114-122.

Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 21. Проектирование однотактового процессора // Компоненты и технологии, 2020, № 6, с. 26-37.

Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 22. Проектирование многотактовых процессоров // Компоненты и технологии, 2020, № 7, с. 26-37.

[Serhiy_UA 1]

Работая с проектами где используются малые FPGA Cyclone-IV и есть много обменов с компьютером по USB-UART, решил все используемые для этих обменов FSM заменить на свой софт-процессор, основные особенности которого такие:

- 8-ми разрядная CISC-архитектура, тактовая частота 25 МГц, число команд 22:

- раздельные памяти для программ ROM, данных RAM и стека RAMSt (стек только для PC);

- аппаратный узел UART на 57600 бит/с,  с прямым доступом к RAM;

- стилизованный под Си ассемблер, c своей программой на Python для трансляции и синтаксического контроля входного asm-файла. Программа формирует загрузочный mif-файл и протокольный lst-файл.

Каким вышел софт-процессор можно почитать в файлах что в приложении.

MB7.ZIP

[tonyk_av 44]

4 hours ago, Serhiy_UA said:

решил все используемые для этих обменов FSM заменить на свой софт-процессор

Просто для моего понимания, не для под##бок: насколько экономически создание такого процессора обосновано?

[Serhiy_UA 1]

Вопрос скользкий, всегда найдутся варианты сделать иначе. Плата с FPGA у прибора маленькая, а в FPGA зашит главный обработчик. На плате еще аналоговые БИС, со своими интерфейсами и протоколами конфигурирования. А FPGA связан с ноутбуком, и он посылает команды, разберись на FSM, кому какую из них послать. Без софт процессора туго. На создание этого процессора с транслятором ушло полтора месяца, из них месяц на транслятор..  

[makc 221]

1 минуту назад, Serhiy_UA сказал:

Вопрос скользкий, всегда найдутся варианты сделать иначе. Плата с FPGA у прибора маленькая, а в FPGA зашит главный обработчик. На плате еще аналоговые БИС, со своими интерфейсами и протоколами конфигурирования. А FPGA связан с ноутбуком, и он посылает команды, разберись на FSM, кому какую из них послать. Без софт процессора туго.   

Мне кажется или вы переизобрели то, что уже обсуждалось?

В частности https://github.com/Paebbels/PicoBlaze-Examples и https://bleyer.org/pacoblaze/

[Serhiy_UA 1]

Picoblaze процессор покруче моего, он универсальный, гораздо быстрее и занимает места поболее. Мой процессор управляющий, от него большого быстродействия не требуется, и я стремился сократить занимаемые им ресурсы, так как его целевое применение - это малые FPGA около 6 тысяч. На FPGA 40-тысячники я ставил Nios II, и использовал его как универсальный, в том числе с TCP/IP.

Ну и изобретать хочется, как же без этого, у меня есть авторские свидетельства на арифметические устройства, правда давно это было. 

[Doka 4]

2 hours ago, Serhiy_UA said:

Picoblaze процессор покруче моего, он универсальный, гораздо быстрее и занимает места поболее. Мой процессор управляющий, от него большого быстродействия не требуется, и я стремился сократить занимаемые им ресурсы

А вот этот не смотрели?

https://github.com/olofk/serv - SERV is the world's smallest RISC-V CPU. It's the perfect companion whenever you need a bit of computation.

 

[A.V.Avtomat 24]

Так это сейчас многие разработчики таким образом делают свои специализированные RISC, в том числе с целью защиты своей интеллектуальной собственности.

Не везде это принимается, конечно же, так как на многих предприятиях требуется "прозрачность" разработки на FPGA, а также максимальная производительность.

Знаю одного разработчика, который в БПЛА свой процессор таки смог внедрить вполне успешно.

[Serhiy_UA 1]

20 hours ago, Doka said:

А вот этот не смотрели?

Doka, информация о SERV RISC-V заинтересовала, не знал об этом, спасибо. 

[mantech 50]

В 10.09.2024 в 10:37, Serhiy_UA сказал:

- 8-ми разрядная CISC-архитектура, тактовая частота 25 МГц, число команд 22:

- раздельные памяти для программ ROM, данных RAM и стека RAMSt (стек только для PC);

- аппаратный узел UART на 57600 бит/с,  с прямым доступом к RAM;

Чет не понял, заново изобрели 8051 ядро и 16450(550) совместимый УАРТ?)) Только один вопрос - зачем?

В 10.09.2024 в 10:37, Serhiy_UA сказал:

- стилизованный под Си ассемблер, c своей программой на Python для трансляции и синтаксического контроля входного asm-файла. Программа формирует загрузочный mif-файл и протокольный lst-файл.

А для 8051, внезапно, все уже давно изобретено...

Изменено 16 сентября пользователем mantech

[A.V.Avtomat 24]

10 часов назад, mantech сказал:

Чет не понял, заново изобрели 8051 ядро и 16450(550) совместимый УАРТ?)) Только один вопрос - зачем?

Хоть вопрос и не мне, я бы ответил, что в целях самообучения или совершенствования своих знаний и навыков.

[mantech 50]

2 часа назад, A.V.Avtomat сказал:

я бы ответил, что в целях самообучения или совершенствования своих знаний и навыков.

Видать у вас очень много свободного времени)))))))))