Перейти к содержанию
Поиск
    

valsol

Новичок
 Профиль  Обзор контента

  • Постов

    4

  • Зарегистрирован

  • Посещение

Репутация

0 Обычный

Посетители профиля

307 просмотров профиля
  • gosha

    gosha

  1. Как в плис реализовать триггер защёлку по уровню?

    valsol ответил zombi тема в Работаем с ПЛИС, области применения, выбор

    Реализацию защелок на FPGA можно найти в Соловьев В.В. Проектирование на ПЛИС запоминающих элементов // Компоненты и технологии, 2017, № 11, с. 6-14. и Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 3. Элементы последовательностных схем: защелки и триггеры // Компоненты и технологии, 2018, № 12, с. 14-21.

  2. QUARTUS, MODELSIM

    valsol ответил aosp тема в Среды разработки - обсуждаем САПРы

    Язык Tcl описан в книге Соловьев В.В. Временной анализ программируемых логических интегральных схем. – М.: Горячая линия – Телеком. 2018. – 360 с.

  3. Уменьшить число тактов

    valsol ответил Pavia тема в Системы на ПЛИС - System on a Programmable Chip (SoPC)

    спроектировать однотактовый процессор: Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 21. Проектирование однотактового процессора // Компоненты и технологии, 2020, № 6, с. 26-37.

  4. Свои процессоры

    valsol ответил POVRU тема в Системы на ПЛИС - System on a Programmable Chip (SoPC)

    есть статьи: Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 20. Проектирование встроенных процессоров// Компоненты и технологии, 2020, № 5, с. 114-122. Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 21. Проектирование однотактового процессора // Компоненты и технологии, 2020, № 6, с. 26-37. Соловьев В.В. Логическое проектирование встраиваемых систем на FPGA. Часть 22. Проектирование многотактовых процессоров // Компоненты и технологии, 2020, № 7, с. 26-37.
×
×
  • Создать...