[denebopetukius 0]

Такая конфа:

 

PCB - 4 слоя. Внутренние - питание/земля

ADSP-BF532, корпус QFP176, планируется частота 400 МГц

SDRAM 16Mx16, Micron, шина 133 МГц

Обвязка: питание, кварцы, загрузочный SPI датафлеш

 

Требуется пины BF532 вывести на разъём (например BLS, PBS шаг 2.54мм)

для подключения сменной периферии - возможно:

 

LCD (m68/i80 16 bit bus)

Fast SRAM (90 ns, 16 bit data bus)

SPI (2 штуки f<25 MHz)

GPIO (f<1MHz)

 

В данном разделе перечитал все темы по части "BlackFin & SDRAM"

 

Пугает, что SDRAM может на 133 МГц не завестись, если от шины будут

ненагруженные ответвления(ВЧ-антенны) - в моем случае - незадействованные пины, выведенные на PLS.

 

Гуру, попомогите плиз! :1111493779:

 

Ещё такой вопрос.

В моем случае можно предусмотреть разводку SDRAM и SRAM.

При этом SRAM не впаивать до тех пор пока с SDRAM не разбирусь?

[shf_05 0]

Такая конфа:

 

Требуется пины BF532 вывести на разъём (например BLS, PBS шаг 2.54мм)

для подключения сменной периферии - возможно:

 

В данном разделе перечитал все темы по части "BlackFin & SDRAM"

 

 

поставьте буферы- развяжете шину BG и внешнюю

 

Пугает, что SDRAM может на 133 МГц не завестись, если от шины будут

ненагруженные ответвления(ВЧ-антенны) - в моем случае - незадействованные пины, выведенные на PLS.

 

если без буферов всосем никак- сделайте согласующую нагрузку на эти пины (некий терминатор).

 

имхо- вытаскивать голые пины за плату- нехорошая идея

 

есть книга курс черной магии- почитайте ее.

[cioma 0]

однозначно буферизируйте, иначе про целостность сигналов на шине можно забыть

[denebopetukius 0]

спасибо вам всем за исчерпывающий ответ! :)

решил без буферов- сразу что надо развести. по габаритам критично!

 

хотелось бы услышать ответы по части того, уживутся ли 10ns SRAM и pc133 SDRAM ну и LCD i80 bus на одном из банков SRAM ?

 

спасибо вам всем за исчерпывающий ответ! :)

решил без буферов- сразу что надо развести. по габаритам критично!

 

хотелось бы услышать ответы по части того, уживутся ли 10ns SRAM и pc133 SDRAM ну и LCD i80 bus на одном из банков SRAM ?

[aaarrr 69]

хотелось бы услышать ответы по части того, уживутся ли 10ns SRAM и pc133 SDRAM ну и LCD i80 bus на одном из банков SRAM ?

Вот LCD я бы однозначно буферизировал.

[denebopetukius 0]

Вот LCD я бы однозначно буферизировал.

Почему?

добавлю: tft дисплей, шина 16 бит, времянки как у i8080.

обмен быстрый,шунтирование шины минимально.

честно, не видел подключения lcd-конроллеров(встроенных с матрицей).

буфер нежелателен из-за увеличения габаритов.

да, и где найти буфер 16 бит , доступ не более 10нс?

[aaarrr 69]

Почему?

добавлю: tft дисплей, шина 16 бит, времянки как у i8080.

обмен быстрый,шунтирование шины минимально.

А как он подключен физически - плоский кабель, пайка на плату? Емкости входов не велики?

 

да, и где найти буфер 16 бит , доступ не более 10нс?

Поставьте 74LCX16245 в TSSOP'е.

[denebopetukius 0]

А как он подключен физически - плоский кабель, пайка на плату? Емкости входов не велики?

 

Flex-плоский кабель - длина 19мм.

Времянки ниже

[_pv 54]

Flex-плоский кабель - длина 19мм.

Времянки ниже

...

обмен быстрый,шунтирование шины минимально.

Проблемы будут не у LCD от соседства с SDRAM на одной шине, а наоборот. смотреть надо на времена SDRAMа, которые на порядок быстрее, и на входные ёмкости LCD + целостность сигналов из-за длинных проводов. Это будет мешать памяти вне зависимости от активности шины LCD.

[denebopetukius 0]

Проблемы будут не у LCD от соседства с SDRAM на одной шине, а наоборот. смотреть надо на времена SDRAMа, которые на порядок быстрее, и на входные ёмкости LCD + целостность сигналов из-за длинных проводов. Это будет мешать памяти вне зависимости от активности шины LCD.

Значит, без буфера не обойтись...

 

А по части SRAM+SDRAM что можете сказать? (10ns SRAM, PC133 SDRAM, ну и LCD - шины у всех 16 бит).

 

И ещё... буферизовать только шину данных, ША и ШУ не надо?

 

P.S. кстати, пробовал 10ns SRAM вместе с LCD запустить - ОБА(!) работают на частоте шины 67 МГц

без всяких буферов. И времянки намного короче, чем в даташите. Правда ядро было ARM9.

Изменено 14 ноября, 2008 пользователем denebopetukius

[shf_05 0]

Значит, без буфера не обойтись...

 

А по части SRAM+SDRAM что можете сказать? (10ns SRAM, PC133 SDRAM, ну и LCD - шины у всех 16 бит).

 

И ещё... буферизовать только шину данных, ША и ШУ не надо?

 

ВСЕ!

[denebopetukius 0]

ВСЕ!

 

А на запаздывание сигналов это может как-нибудь отразиться?

 

P.S. кстати, пробовал 10ns SRAM вместе с LCD запустить - ОБА(!) работают на частоте шины 67 МГц

без всяких буферов. И времянки для LCD намного короче, чем в даташите. Правда ядро было ARM9.

Изменено 14 ноября, 2008 пользователем denebopetukius

[aaarrr 69]

А на запаздывание сигналов это может как-нибудь отразиться?

Отразится, но для длиннющих времянок LCD это не существенно.

 

P.S. кстати, пробовал 10ns SRAM вместе с LCD запустить - ОБА(!) работают на частоте шины 67 МГц

без всяких буферов. И времянки для LCD намного короче, чем в даташите. Правда ядро было ARM9.

Ну и что? Хотите повторить эксперимент, добавив SDRAM и запустив все это на 133MHz? Я уж не говорю, что нарушать рекомендуемые времянки не стоит ни в коем случае.

[denebopetukius 0]

Ну и что? Хотите повторить эксперимент, добавив SDRAM и запустив все это на 133MHz? Я уж не говорю, что нарушать рекомендуемые времянки не стоит ни в коем случае.

 

всё! убедили ставить буферы на все шины!

 

буферами отделяем ТОЛЬКО LCD , так?

сам БФ532+СДРАМ коротко напрямую?

Изменено 14 ноября, 2008 пользователем denebopetukius

[aaarrr 69]

буферами отделяем ТОЛЬКО LCD , так?

Так.

 

сам БФ532+СДРАМ коротко напрямую?

Да.