[korolkov24 0]

Ну и где в описании хотя бы слово о генерации нетлистов для РАЗНЫХ РСВ? Изначально вопрос стоял именно такой - одна_схема/несколько_РСВ_файлов.

Об иерархии в ПКАДе, точнее о ее неком подобии я знаю, пользовал, но жутко неудобно и никаких преимуществ она не дает, поэтому давно уже перестал. Однотипные блоки, коль уж они необходимы, проще копипастить через Paste Circuit, по крайней мере с помощью этого механизма можно делать копии и на схеме и на РСВ, с готовой трассировкой блока и дальнейшей синхронизацией нетлистов.

Я и не говорю о достоинствах пикада, как есть, так есть.

По поводу разных PCB, после разложения иерархического проекта на отдельные схемы, отдельно создаются списки соединений, ну а далее всё понятно и так.

Такая уж у пикада иерархия, примитивная, но она есть.

[Uree 1]

Ничего там отдельно не создается. Не путайте людей. Создаются отдельные листы схемы с блоками на них. Но схема(файл) остается ОДНА. И нетлист для нее генерится ОДИН, бех никаких "отдельно".

[Uladzimir 60]

Команда resolve hierarchy - разложение иерархии

Вся эта иерархия только в момент выполнения команды, для размножения листов схем идентичных блоков

 

Далее все также как, в простом много листовом проекте.

Даже одновременно во всех идентичных блоках изменение нельзя одновременно произвести.

нужно лезть в каждый лист и править

 

В общем кроме самого названия, тут иерархией и не пахнет.

 

С таким же успехом можно и просто листы скопировать нужное количество раз.

 

Ну и соответственно ОДНА схема- Один PCB. Правда на последнем модно разместить и несколько заготовок плат. Но это ОДИН PCB

[Prowler 0]

А как обстоит с этим дело в считающихся самыми навороченными системами типа Allegro или пакетах от Mentor? Неужели ни одна система такую иерархию не поддерживает в полной мере?

[MikleKlinkovsky 5]

Чтобы большую систему с десятком плат и сотнями соединений между собой можно было бы оформить в одном проекте, осуществить проверку связей между платами.

Что подразумевается под "осуществить проверку связей между платами"?

Не вижу как софтина может сделать это в автоматическом режиме.

 

Единственное удобство, которое приходит на ум - это то что распиновка разъёма на схеме платы и схеме соединений будет одна и таже, и при изменении будет автоматически меняться на обоих схемах сразу.

 

Если же за этим следить в ручную, то единая иерархическая схема как бы и не нужна. Т.е. она ничем не будет отличаться от нескольких обычных схем с платами и схемы соединений.

 

А со схемы соединений я и так могу открыть схему блока (другой файл). Для этого в компоненте создаю атрибут с гиперссылкой на нужный файл.

 

Так организовать работу можно во многих пакетах, думаю и в Пикаде можно, там тоже гиперссылки в компонентах есть.

[Prowler 0]

Что подразумевается под "осуществить проверку связей между платами"?

Не вижу как софтина может сделать это в автоматическом режиме.

 

Единственное удобство, которое приходит на ум - это то что распиновка разъёма на схеме платы и схеме соединений будет одна и таже, и при изменении будет автоматически меняться на обоих схемах сразу.

 

Да и это тоже было бы очень полезно как опция, основное же имелось ввиду: чтобы при изменении выходных связей в схеме каждого блока обновлялись пины УГО блоков в общей схеме и чтобы со схемы каждого блока можно было бы развести отдельную плату. А в идеале автоматическое создание и корректировка такой схемы соединений, если одни и те же цепи в разных схемах названы одинаково и определены как внешние/выходные.

Варианты соединений плат бывают разными от жесткого соединения на разьеме и шлейфе, где нельзя менять распиновку, до проводных соединений с разьемами и проводных соединений на впаиваемых лепестках.

[fill 2]

А как обстоит с этим дело в считающихся самыми навороченными системами типа Allegro или пакетах от Mentor? Неужели ни одна система такую иерархию не поддерживает в полной мере?

 

Смотрите маленький показательный видео примерчик в маршруте DxDesigner-ExpeditionPCB:

Пояснение:

1. В проекте 3 разработки (designs)

board_1 - схема первой платы

board_2 - схема второй платы

top - иерархическая схема на которой размещены два символа плат, т.е. данные для топологии берутся из схем board_1 и board_2

2. При выборе и открытии какой-либо разработки вызывается соответсвующая ей топология платы

3. На схему board_2 добавили компонент - при открытии топологии для board_2 и top происходит добавление этого компонента в топологию. А топология board_1 останется без изменений.

 

Т.е. я показал даже более сложный вариант - проект разбит на две платы или реализован на одной.

 

Иерархию естественно можно увеличить - добавить разработку на уровне блока, стойки и т.д. И сделать функциональное\временное моделирование используя VHDL и т.п.

[Junior 0]

В Менторе я использовал иерархию в виде: одна блоковая схема, которая на плате повторяться несколько раз. Подобная фича есть и в Альтиуме.

Но о том, что сказано - я не встечал. Зато видел, как сказаное чертят в каде, а потом кропотливо ручками запысывают в отдельные проекты. Проверяли "газами и головой".

[M-Larionov 0]

Может быть такой способ прокатит в AD:

Части схемы группируем в классы и создаем правила по которым эти классы раскидываются на разные печатные платы.

[fill 2]

Видео о перетаскивании блоков между платами и автоматического формирования соответствующих разъемов и проводов на границах в Systems Designer

 

Вебсеминар на данную тему.