[aprox 0]

Я конечно могу жутко ошибаться, но покумекав на предмет применения процессорных ядер а матрице пришел к выводу, что не стоит овчинка выделки. С одной стороны создается монстр, с внешней шиной DDR2 и FLASH , а с другой он работает не лучше и не быстрее напичканных периферией ARM9. Спрашивается- нафига козе баян? Не проще ли использовать какой-нибудь готовый чип с ядром ARM? Чем хороша FPGA, где она вне конкуренции? На мой взгляд там, где нужно вести несколько тредов параллельно на аппаратном уровне. И какой смысл в данном случае опускать FPGA до конечного автомата последовательного действия - я не понимаю. Короче, для себя принял стратегию использовать FPGA только в связке с микроконтроллером со встроенным Flash. Много проблем, включая загрузку и защиту проекта сразу решаются автоматом. А ниосы пусть отдыхают в сторонке. Рекламные трюки на нас не действуют! :)

[LeonY 0]

Вот нравятся мне такие категоричные заявления :) Типа "вы там все дураки, один я умный". А нафига писать, если Вам и так все ясно? Или не ясно? Тогда может форму послания изменить? Contradiction имеет место быть...

[CaPpuCcino 0]

А нафига писать, если Вам и так все ясно? Или не ясно?

мне вот не ясно. прошу высказываться уважаемых форумчан, что им дало применение софтовых процессорных ядер.

очень было бы мило придерживаться некоторого плана ответа включающего пункты: какая техническая задача стояла, примерная конфигурация платы (какие каналы данных заводились в ПЛИС), какие алтернативы ПЛИС-архитектуры рассматривались и чем они не подошли (если что пропустил, плз, дополните).

ЗЫ: я чесное слово понимаю что идея сконфигурировать процессор последовательной интерпритации инструкций на ПЛИС - это круто. но так ли это эффективно по сравнению с полностью задача-оптимизированной системой на кристалле?

[Postoroniy_V 0]

мне вот не ясно. прошу высказываться уважаемых форумчан, что им дало применение софтовых процессорных ядер.

очень было бы мило придерживаться некоторого плана ответа включающего пункты: какая техническая задача стояла, примерная конфигурация платы (какие каналы данных заводились в ПЛИС), какие алтернативы ПЛИС-архитектуры рассматривались и чем они не подошли (если что пропустил, плз, дополните).

ЗЫ: я чесное слово понимаю что идея сконфигурировать процессор последовательной интерпритации инструкций на ПЛИС - это круто. но так ли это эффективно по сравнению с полностью задача-оптимизированной системой на кристалле?

 

1) Примение софт ядер имхо даёт

так как юзаем 1 чип вместо 2-х

- больше пространство на плате

- лучшее сигнал интегрити

- зависимость только от одного поставщика(плисов)

- заточка внутренностей под свои хотелки

- софт для разработки под софт проц и под плис типа родственники, что есть гуд

2)технические задачи стояли и стоят такие как - разработка под телеком нужды

 

3)не подошли внешний проц+плис потомучто имеется п.1

[des00 25]

А ниосы пусть отдыхают в сторонке. Рекламные трюки на нас не действуют! :)

 

странно, что эта тема "торкнула" вас только сейчас. тема неоднократно обсасывалась на этом форуме, в том числе были примеры реальных проектов. Чуть не дошло до холивара.

 

рекомендую почитать.

 

что касается моих проектов мне крутые софт процы без надобности. А небольшого размера : пикоблейз и самописный использовал, для отладки, медленного управления или что бы "патроны подносить".

 

может доживу когда потребуется ниос :))

[slog 0]

"Элементарно, ватсон" :)

Если уже есть FPGA без которой уже никак и нужен небольшой проц для юзер-интерфейса или чтоб не городить огромный автомат состояний или для верхнего логического уровня интерфейса, и т.п. то удобнее засунуть небольшой проц внутрь уже существующей фпга. Это же упрощает конструкцию и HDL-код.

Но вот если задачи чисто-процессорные с ба-а-льшой логически-развитой программой, то фпга нисколько не выгоднее специального проца.

По этому поводу уже высказались более мудрые товарищи. Суть такова: "не нравится - не ешь".

А еще - "колхоз- дело добровольное. Не вступишь-расстреляем."

:)

[aprox 0]

1) Примение софт ядер имхо даёт

так как юзаем 1 чип вместо 2-х

- больше пространство на плате

А отдельный чип загрузки FPGA почему не считаете? Тоже ведь денег и места на плате требует. Конструкция FPGA+внешний проц мне представляется эквивалентной по п.1.

[Kuzmi4 0]

2 Aprox - отдельный чип загрузки не сильно много места занимает ;)

[aprox 0]

.... какая техническая задача стояла, примерная конфигурация платы (какие каналы данных заводились в ПЛИС), какие алтернативы ПЛИС-архитектуры рассматривались и чем они не подошли

Применял FPGA в задачах ввода быстрых аналоговых сигналов(полоса до 20 MГц) , сжатия поступающей информации и передача ее в PC. Одновременно, устройства должны были "управляться" со стороны PC и вручную, через переднюю панель прибора. Решил, что управляемостью прибора должен заведовать отдельный микроконтроллер потому, что он для этого и заточен со всей своей встроенной периферией. А FPGA пусть будет по-минимуму цены и сложности, заниматься только быстрыми задачами, которые не по зубам микроконтроллеру. Очень удобно оказалось использовать избыток FLASH микроконтроллера для загрузки FPGA.

 

Сейчас встала задача управления прибором, который должен запускать IP-пакеты с данными в сеть со скоростью до 200 Mbps. Речь идет о 1G Ethernet. Микроконтроллеров со встроенным MAC на такие скорости не найти. Поэтому эту часть работы отдаем FPGA, а отдельному микроконтроллеру, как и раньше - управление прибором в целом.

[vadimuzzz 0]

А отдельный чип загрузки FPGA почему не считаете? Тоже ведь денег и места на плате требует. Конструкция FPGA+внешний проц мне представляется эквивалентной по п.1.

дык а внешний проц без внешней памяти? если да, то спору нет, а если внешние flash + ram, то один чип экономится

в софт-процессоре.

[Voloshchenko 0]

Главное в применении связки FPGA + MCU - условия задачи. Рискну высказать свое мнение.

NiosII хорош, но очень сложен, а обучать Альтера хочет за деньги... К сожалению, в горах документации найти зерно истины - все равно, что добывать уран из гранита. Но когда NiosII освоен, пользоваться им очень приятно, т.е. создан как бы барьер для непосвященных... Зачем только, не понятно.

Мое применение - цивильная прибрежная радиолокация, первичная обработка, без FPGA здесь не обойтись. АЦП 25 МГц и всякие мудрые алгоритмы. Здесь NiosII применен пока для управления и передач по Ethernet 100 на уровень вторичной обработки. Очень нравится мне идеология "пользовательской переферии" со спец.операциями в том числе, а также внутренняя память в FPGA, когда можно делать большую ширину слова с данными... Сигнальные процессоры с такими алгоритмами не справляются, к сожалению. Так что испытываю глубокое уважение к создателям софт-процессоров от Альтеры, сколько это надо иметь пядей во лбу, чтобы изобрести такое!

Но опять же, все определяется условиями задачи..

[arexol 0]

Я конечно могу жутко ошибаться, но покумекав на предмет применения процессорных ядер а матрице пришел к выводу, что не стоит овчинка выделки. С одной стороны создается монстр, с внешней шиной DDR2 и FLASH , а с другой он работает не лучше и не быстрее напичканных периферией ARM9. Спрашивается- нафига козе баян? Не проще ли использовать какой-нибудь готовый чип с ядром ARM? Чем хороша FPGA, где она вне конкуренции? На мой взгляд там, где нужно вести несколько тредов параллельно на аппаратном уровне. И какой смысл в данном случае опускать FPGA до конечного автомата последовательного действия - я не понимаю. Короче, для себя принял стратегию использовать FPGA только в связке с микроконтроллером со встроенным Flash. Много проблем, включая загрузку и защиту проекта сразу решаются автоматом. А ниосы пусть отдыхают в сторонке. Рекламные трюки на нас не действуют! :)

 

Вставлю свои 5 копеек ....

 

Я разрабатываю на проекты на ниосе достаточно давно и могу сказать следующее.

В первую очередь все зависит от задачи - никто не сомневается что ARM9 или BLACKFIN ядра по вычислительной производительности уделывают ниос2.

Но ведь вычислительная производительность ядра не всегда нужна.

К примеру нужно сделать систему с таким набором периферии где есть 10 уартов, которые работают на скорости 115200 а то и больше , + ещё что-нибудь .

И при всём при этом вам необходимо с SD карточки выводить на экран картинку с разрешением 1280х1024 х16

да ещё и анимацию крутить с нормальной скоростью.

 

Вот и получается что - решить такую задачу уже на каком-нибудь процессоре не выйдет даже если у него 600 Mhz тактовая (периферии то такой нет на борту) - надо городить фпга да схему связки с процессором на который надо замыкать весь поток данных, а если уже есть фпга, то гораздо логичнее поставить ядро НИОС2 - будет и дешевле и проще.

 

В моём текущем проекте к примеру не 1 монитор а 2 - и всё на ниосе и тут уж точно использование внешнего процессора, как по мне нецелесообразно вообще.

 

А ещё не следует забывать о такой вещи как errata для процессоров - допустим не работает ДМА там где оно должно, или ещё бог знает что, а проект уже запущен и плата готова.

На ФПГА в этом отношении полная свобода - всегда можно всё изменить и сделать так как хочется, путём создания своей собственной периферии.

 

 

Вот к стати что парни недавно сделали на Ниосе

http://www.tesbv.com/index.php?site=TES_EN_1_dave

Так что Ниос вещь очень хорошая, если правильно понимать как им пользоваться.

 

 

p.s.

В идеале на мой взгляд это решения где есть CPU HardCore ядро, которое находиться внутри фпга.

но к сожалению на данный момент это редкость, да и дорого стоит.

[Postoroniy_V 0]

А отдельный чип загрузки FPGA почему не считаете? Тоже ведь денег и места на плате требует. Конструкция FPGA+внешний проц мне представляется эквивалентной по п.1.

он почему-то требует поменьше места и денег

но всё очень и очень зависит от внешнего проца :)

он конечно же может быть и pic12

 

Главное в применении связки FPGA + MCU - условия задачи. Рискну высказать свое мнение.

NiosII хорош, но очень сложен, а обучать Альтера хочет за деньги... К сожалению, в горах документации найти зерно истины - все равно, что добывать уран из гранита. Но когда NiosII освоен, пользоваться им очень приятно, т.е. создан как бы барьер для непосвященных... Зачем только, не понятно.

..............

ну...началось...

не умение читать доки это не минус софт проца ;)

[LeonY 0]

А отдельный чип загрузки FPGA почему не считаете? Тоже ведь денег и места на плате требует. Конструкция FPGA+внешний проц мне представляется эквивалентной по п.1.

Ну если не говорить конкретно о NIOS, а вообще о softCPU, то кто мешает использовать Actel продукты. Там, например, на Fusion можно добиться действительно Single Chip Solution. А все остальное представляемое как Single Chip Solution - маркетинговое фуфло: нужны еще кристалл, пару-тройку Voltage Regs. Так что на фоне всего этого SO8 SPI загрузочная память и по цене и по размерам - below noise. Хотя никому не посоветую использовать Actel - но это персональное, не люблю я их, хотя вынужден работать.

[EvgenyNik 0]

Основное преимущество soft-CPU, для меня в частности, в гибкости и скорости окружающей периферии.

Не исключаю, что если бы в процессора с ядрами ARM внедряли полноценную FPGA, а не просто программируемую логику аппаратных прерываний и дешифраторов адреса, то они бы составили серьёзную конкуренцию ПЛИСам с soft-ядрами.