[danseaz 0]

Очень срочно требуется сделать небольшой проект на базе ПЛИС Xilinx: "реализация на ПЛИС шифрования битового потока по ГОСТ 28147-89". Можно уже готовый проект. Так же подошло бы "реализация на плис шифрования IP-трафика с применением алгоритма шифрования ГОСТ", возможны вариации). Требуется только проект на плисе, без прошивки, без документации. Только схемы в программе, с описанием алгоритма работы модулей, использованных в проекте. Для внедрения в диплом. СРОЧНО. О денежной компенсации договоримся. Тел. 8-903-557-64-57 Дмитрий или ICQ - 557-64-57. Москва.

Изменено 22 мая, 2008 пользователем lancer

[Doka 4]

ну если "срочно", то имеет смысл самому начать шевелиться - найти и поспрашивать людей, делавших, а не ждать у горы магомета

 

тут ссылка пробегала.

[danseaz 0]

Спасибо за ссылку, написал по приватам. Но всё ещё ищу)

[danseaz 0]

Переформулирую задачу: требуется сделать проект "реализация на ПЛИС Xilinx шифрования битового потока по ГОСТ 28147-89 в режиме простой замены (синхронная шифрация)". Предполагается что ключ шифрования и таблица замен уже имеются (сгенерированы случайным образом) - также реализовывать не требуется. Не требуется: синхронизации, транслирования проекта, расчетов, тестирования и т.д. Только логическую схему, схему в элементах Xilinx и временную диаграмму, желательно всё это с объяснением (возможно и без - главное чтоб рабочий проект был). Есть наработки, нужно доделать. Задача несложная, для тех кто работал с Xilinx. ОЧЕНЬ СРОЧНО! О цене договоримся! Подробности того что требуется и что есть - в аське или по телефону.

[blackfin 32]

cupertino сделает..... Если сумеете договориться о "денежной компенсации"... :)

Изменено 23 мая, 2008 пользователем blackfin

[danseaz 0]

А как с ним связать можно? Он в офе)

[blackfin 32]

А как с ним связать можно? Он в офе)

C прайсом уже ознакомились?

[danseaz 0]

Мде(

[cupertino 0]

К сожалению, "материально заинтересовать" Вы меня вряд ли сможете...

 

Но существует множество бесплатных реализаций на сайте www.opencores.org , например http://www.opencores.org/projects.cgi/web/aes_core/overview (и десятки других)

 

Эти реализации обычно существенно (на порядок) хуже коммерческих по размерам и производительности, но, я думаю, что для диплома сойдет.

[danseaz 0]

Мне надо не на языке Verilog а в в виде схем в Xilinx.

[o-henry 0]

Мне надо не на языке Verilog а в в виде схем в Xilinx.

В Xilinx ISE есть кнопка, с помощью которой модуль, описанный на языке, превращается в схему.

Можете попробовать такой вариант.