[SIA 0]

Вы реально разрабатываете проекты под ПЛИС (занимаетесь HDL кодингом) или это чисто умозрительные выводы?

Крупный HDL не пишу, тем более что ПЛИС используем в основном как отладочную ступень перед тем, как делать систему заново, в кремнии. А выводы - просто из опыта конструирования цифровых ИС на БМК. Это направление в итоге прошло примерно такой же путь - стало "клеем" для IP-блоков, при том, чтто там относительная потеря площади была меньше, чем в FPGA. Сразу предупреждаю, к рекламе нечувствителен, смотрю только на технические обстоятельства "в принципе", отдавая себе отчет в том, что далеко не все пойдет в практику.

 

3) Ток потребления Stratix-II (EPS2S180): Iccint=16 [Ампер]

Ток потребления Blackfin (ADSP-BF533-6V): Iddint=0.6 [Ампер]

4) Цена Stratix-II (EPS2S180): $6135

Цена Blackfin (ADSP-BF533-6V): $20

Да все правильно, только задачи они "потянут" сильно разные - на первом камне можно весь фронт-энд процессор приличного радиолокатора сделать.

А когда для задачи хватает BF, то ясно, что монстра городить не надо. Это как в свое время микроконтроллеры убили на корню автоматику на жесткой логике. Один кристалл с обвеской вместо корзины плат.

Изменено 16 ноября, 2007 пользователем SIA

[anton 0]

3) Ток потребления Stratix-II (EPS2S180): Iccint=16 [Ампер]Ток потребления Blackfin (ADSP-BF533-6V): Iddint=0.6 [Ампер]4) Цена Stratix-II (EPS2S180): $6135Цена Blackfin (ADSP-BF533-6V): $20

 

Сравнение боинга 747 с сесной. :crying:

 

Вы бы хоть плисину не из старшего ряда брали, а процессор посерьезней. :smile3009:

[dtsar 0]

Я уже упомянул об энерго потреблении, это действительно пока проблема для универсалов. Но могу сказать что и TS201 в это плане не ангел и без радиатора сильно не попользуешся.

 

Второе насчет того что TS201 может быстрее приведи код для комплексного БПФ 1024точки плавучка который выполняется быстрее 25мкс.

 

Насчет установки в тотже вертолет есть разные исполнения которые на прямую к процессору не имеют отношения, например CompactPCI сейчас есть платы на корке второй 1.5ггц в исполнении -40+75 вибрация и т.д.

 

Приводить такой код я не стану, могу только сказать, что существует код, как минимум в 2 раза быстрее.

Я больше занимаюсь БПФ не степеней двойки, которые не очень быстры на intel, а на FPGA они вообще слабореализуемы, насколько я знаю. Зато на TS101 удалось достичь хороших результатов, например 2 БПФ на 60 точек(компл) 32бит точности фиксированной - 1,2 мкс(если память не изменяет :))

А БПФ на степени 2 вообще не очень удобны на правтике, вспомните хотя бы стандарты, везде какие то неудобный множители - 13, 333.3 итд. тот же GSM 270833.33(3) Гц битовая скорость. Какая уж тут степень двойки, а следовательно нельзя сделать одноэтапное преобразование.

 

зы.Интелы, которые 1.5 в CPCI ставят - весьма медленно работают, особенно в таких задачах как БПФ.

[anton 0]

например 2 БПФ на 60 точек(компл) 32бит точности фиксированной - 1,2 мкс

 

Ну и где быстрее.

1. фиксированная точка (она несколько быстрее).

2. 60 точек (при переходе от 64 к 1024 время увеличится прмерно в 26 раз)

 

не вижу где быстрее?

Корка 1.5ггц дает примерно тоже быстродействие что я указал для одноядерного пня т.е. заменяет почти два тигра.

 

Другой вопрос что это меня пока не спасет поскольку корок мне придется ставить даже не 2, и потребление пока у них не очень. Но я как пример приводил плату с четырьмя камнями 8641D вот она мне вполне нравится (еслиб достоваема была и чуть чуть поменьше жрала)

[SIA 0]

Приводить такой код я не стану, могу только сказать, что существует код, как минимум в 2 раза быстрее.

Я больше занимаюсь БПФ не степеней двойки, которые не очень быстры на intel, а на FPGA они вообще слабореализуемы, насколько я знаю. Зато на TS101 удалось достичь хороших результатов, например 2 БПФ на 60 точек(компл) 32бит точности фиксированной - 1,2 мкс(если память не изменяет :))

А БПФ на степени 2 вообще не очень удобны на правтике, вспомните хотя бы стандарты, везде какие то неудобный множители - 13, 333.3 итд. тот же GSM 270833.33(3) Гц битовая скорость. Какая уж тут степень двойки, а следовательно нельзя сделать одноэтапное преобразование.

 

зы.Интелы, которые 1.5 в CPCI ставят - весьма медленно работают, особенно в таких задачах как БПФ.

Просто степень двойки программируется легче (не лучше!) всего. А про БПФ не двоичной степени - прекрасно они реализуются на чем угодно. Но придется самому делать, а не готовый блок/подпрограмму брать.

Интеловский проц - весьма нетривиальная вещь, получить от него высокую производительность - требует очень вдумчивого написания ассемблерного кода, чтобы не было зависимости по данным, впрочем, кое-что можно и в Си сделать - развернуть циклы, увеличить количество параллельно вычисляемых временных переменных.

Эх, вспоминаю, как в школе реализовывал БПФ по основанию 25 еще на 8080 (2-МГц 8 бит процессор без умножения), тщательнейшая оптимизация, вплоть до программ умножения на фиксированный коэффициент. Но блок фильтров был реализован в реальном времени.

Изменено 16 ноября, 2007 пользователем SIA

[blackfin 21]

Сравнение боинга 747 с сосной. :crying:

Вы бы хоть плисину не из старшего ряда брали, а процессор посерьезней. :smile3009:

ОК. Назовите плисину "не из старшего ряда", в которой можно одновременно сжать в формате MP3 25 стерео каналов. Так же подскажите, где можно на халяву скачать корку MP3-кодера или если не на халяву, то где и за какие деньги? Для справки, BF533 @ 533МГц за $15 легко справляется с этой задачей. См. Spirit DSP.

[anton 0]

ОК. Назовите плисину "не из старшего ряда", в которой можно одновременно сжать в формате MP3 25 стерео каналов. Так же подскажите, где можно на халяву скачать корку MP3-кодера или если не на халяву, то где и за какие деньги? Для справки, BF533 @ 533МГц за $15 легко справляется с этой задачей. См. Spirit DSP.

 

:) Вот вы и привели задачу не самую оптимальную для использования в плис (если будет реализован 1 кодировшик МР3 то я думаю он справится по быстродействию с 25 потоками).

 

Кодек МР4 попадался на глаза, вот тут в этой-же ветке давали ссылку http://fpga-faq.narod.ru/.

 

А такой вопрос как 25 потоко ввести в BF?

 

П.С. ссылку поточнее дай.

[dtsar 0]

Ну и где быстрее.

1. фиксированная точка (она несколько быстрее).

2. 60 точек (при переходе от 64 к 1024 время увеличится прмерно в 26 раз)

 

не вижу где быстрее?

Корка 1.5ггц дает примерно тоже быстродействие что я указал для одноядерного пня т.е. заменяет почти два тигра.

 

Другой вопрос что это меня пока не спасет поскольку корок мне придется ставить даже не 2, и потребление пока у них не очень. Но я как пример приводил плату с четырьмя камнями 8641D вот она мне вполне нравится (еслиб достоваема была и чуть чуть поменьше жрала)

1. на TS фикс и плав точка работают одинаково (есть конечно несколько особенностей)

Не буду спорить (2 SIA ) что можно на интеле быстрее. Можно еще как нибудь сделать, все зависит от конкретной задачи и от правильного выбора ее решения.

 

А про БПФ не двоичной степени - прекрасно они реализуются на чем угодно. Просто приходится самому делать, а не готовый блок/подпрограмму брать.

Верю, но сомневаюсь только в слове "Просто" в начале второго предложения.

[blackfin 21]

Кодек МР4 попадался на глаза, вот тут в этой-же ветке давали ссылку http://fpga-faq.narod.ru/.

Что такое MP4? Если это MPEG-4, то при чем тут видео?

 

А такой вопрос как 25 потоков ввести в BF?

Элементарно. В BF548 есть 4 SPORT интерфейса. К каждому можно подключить 8 стерео АЦП.

Итого: 4*8=32 стерео канала.

 

П.С. ссылку поточнее дай.

Чем не нравится ссылка?

Вот цитата из нее:

"SPIRIT Audio Engine is based on highly optimized audio codecs and the SPIRIT MP3 Encoder can rip up to 25 professional quality stereo channels on a single 533 MHz Blackfin® core."

Изменено 16 ноября, 2007 пользователем blackfin

[dxp 38]

Крупный HDL не пишу, тем более что ПЛИС используем в основном как отладочную ступень перед тем, как делать систему заново, в кремнии. А выводы - просто из опыта конструирования цифровых ИС на БМК. Это направление в итоге прошло примерно такой же путь - стало "клеем" для IP-блоков, при том, чтто там относительная потеря площади была меньше, чем в FPGA.

То, что вы утверждаете, справедливо для устройств типа здоровенного КИХ фильтра, где есть много одинаковых и стандартных (вроде умножителя) элементов. Тут действительно основной объем кремния в них, а логика - так, для склейки. Но устройства разные бывают. Вот у меня в последнем проекте нету таких устройств, из 2000+ LE (Cyclone II) из стандартных используются только блоки памяти (для буферизации потоков данных) и один умножитель (больше не надо, хотя их там есть), остальное - логика управления потоками данных и их обработка: формирование диаграмм на приемник излучения, SDRAM контроллер, арбитр, формирование стандартного видеосигнала и т.д. Что из этого можно сделать стандартным? Разве что SDRAM контроллер. Но и это мало кому надо - если он не нужен в проекте, то будет только место занимать. А если надо такой же для DDR? И т.д.

 

Я это все к тому, что логика в ПЛИС на данным момент интенсивно используется именно как логика, на которой реализуется функциональность, а не как склеивающая. Т.ч. обозначенная вами тенденция развития ПЛИС в сторону нашпиговывания их стандартными блоками и уменьшения доли и роли универсальной логики ПЛИС, имхо, не верна. А разработка решения на аппаратном уровне даже в случае ПЛИС как минимум на порядок трудоемче, чем программным путем. Поэтому все, что можно эффективно решать программно, надо решать программно. Симбиоз процессора и ПЛИС/ASIC пока что занимает свои позиции уверенно и, имхо, никуда уходить не собирается.

 

Сразу предупреждаю, к рекламе нечувствителен, смотрю только на технические обстоятельства "в принципе", отдавая себе отчет в том,

Не собирался и не собираюсь ничего рекламировать, я вообще не по этой части. :)

[anton 0]

Чем не нравится ссылка?Вот цитата из нее:"SPIRIT Audio Engine is based on highly optimized audio codecs and the SPIRIT MP3 Encoder can rip up to 25 professional quality stereo channels on a single 533 MHz Blackfin® core."

 

Я просто хотел взглянуть на сам проект (просто когда говорят о том что мы можем столько то зачастую берут время выполнения алгоритма и делят на него обшее время без учета ввода вывода заполнения накристальной памяти и т.д.).

[blackfin 21]

Я просто хотел взглянуть на сам проект (просто когда говорят о том что мы можем столько то зачастую берут время выполнения алгоритма и делят на него обшее время без учета ввода вывода заполнения накристальной памяти и т.д.).

Эти аргументы - "заполнение памяти", одинаковы и для DSP и для FPGA, если Вы не собираетесь синтезировать 25 отдельных MP3-кодера в FPGA каждый со своим интерфейсом и локальной памятью.

 

Меж тем, Вы не ответили на мои вопросы: где купить, по чем купить и в какое семейство FPGA все это влезет?

[SIA 0]

То, что вы утверждаете, справедливо для устройств типа здоровенного КИХ фильтра, где есть много одинаковых и стандартных (вроде умножителя) элементов. Тут действительно основной объем кремния в них, а логика - так, для склейки. Но устройства разные бывают. Вот у меня в последнем проекте нету таких устройств, из 2000+ LE (Cyclone II) из стандартных используются только блоки памяти (для буферизации потоков данных) и один умножитель (больше не надо, хотя их там есть), остальное - логика управления потоками данных и их обработка: формирование диаграмм на приемник излучения, SDRAM контроллер, арбитр, формирование стандартного видеосигнала и т.д. Что из этого можно сделать стандартным? Разве что SDRAM контроллер. Но и это мало кому надо - если он не нужен в проекте, то будет только место занимать. А если надо такой же для DDR? И т.д.

 

Я это все к тому, что логика в ПЛИС на данным момент интенсивно используется именно как логика, на которой реализуется функциональность, а не как склеивающая. Т.ч. обозначенная вами тенденция развития ПЛИС в сторону нашпиговывания их стандартными блоками и уменьшения доли и роли универсальной логики ПЛИС, имхо, не верна. А разработка решения на аппаратном уровне даже в случае ПЛИС как минимум на порядок трудоемче, чем программным путем. Поэтому все, что можно эффективно решать программно, надо решать программно. Симбиоз процессора и ПЛИС/ASIC пока что занимает свои позиции уверенно и, имхо, никуда уходить не собирается.

Не собирался и не собираюсь ничего рекламировать, я вообще не по этой части. :)

В принципе я почти согласен (особенно для не очень больших ПЛИС - проект Ваш не очень большой), тем более с тем, что код написать не в пример проще, чем железо сваять.

Но то, что я говорю про эволюцию ПЛИС, относилось именно к "тяжелым" DSP-подобным задачам, и отнюдь не к сиюминутной ситуации. Вряд ли кто будет спорить, что для сверхбольшой производительности специализированная ПЛИС полезнее горки DSP.

Но, с другой стороны, тенденция тупо наращивать число LE в ПЛИС старших серий - это "топить электростанцию алмазами". Дело в том, что если в проекте количество произвольной (не структурированной в крупные типовые узлы) логики начинает превышать 10-20К вентилей, то, IMHO, проект чрезмерно переусложнен - его разработка и отладка слишком затянутся. Вот и получается, что начиная с некоторого количества LE, дальнейший рост интеграции ПЛИС рациональнее вести за счет стандартных блоков - их площадь на порядка полтора меньше, чем при реализации на LE, так что это вполне оправданно, даже если они используются на 10%. В принципе, процесс в эту сторону и идет потихоньку - память, интерфейсы, умножители/АЛУ... Еще микропрограммные автоматы готовые и ПЛМ добавить неплохо бы. Лимитирующий фактор - способность САПР с этим управиться.

В то же время для более "земных" задач - "обычные" процессоры на деле почти догнали DSP (а при большой разрядности - и перегнали), т.к. программировать их получается эффективнее.

Изменено 16 ноября, 2007 пользователем SIA

[anton 0]

Меж тем, Вы не ответили на мои вопросы: где купить, по чем купить и в какое семейство FPGA все это влезет?

 

Вы знаете мне (правда для своей задачи) тоже интересны примерно такиеже вопросы, особенно вопрос как оценить в какую ПЛИС можно перевести проект.

Но так как серьезно задача перехода именно в плис не стоит, то я только присматриваюсь (очень уж серьезное решение переход на плис поскольку все что в ДСП реализовано было на процессорах)

[SIA 0]

Вы знаете мне (правда для своей задачи) тоже интересны примерно такиеже вопросы, особенно вопрос как оценить в какую ПЛИС можно перевести проект.

Но так как серьезно задача перехода именно в плис не стоит, то я только присматриваюсь (очень уж серьезное решение переход на плис поскольку все что в ДСП реализовано было на процессорах)

Если процессор "тянет" - то зачем вообще тут нужна ПЛИС ? Алгоритм специфический, типа малой разрядности ?