[wildor 0]

Уважаемые коллеги, не могу нарыть информацию как свою схему конвертировать в  System Blocks и тем самым получить возможность использовать её в System Diagrams? Если кто-то умеет так делать, то подскажите алгоритм действий! 

[jozinco 0]

On 9/26/2020 at 5:35 PM, wildor said:

Уважаемые коллеги, не могу нарыть информацию как свою схему конвертировать в  System Blocks и тем самым получить возможность использовать её в System Diagrams? Если кто-то умеет так делать, то подскажите алгоритм действий! 

Через Elements - Subcircuits добавить на System Diagram блок LIN_S или NL_S в зависимости от типа схемы.

[MoishaWeinstein 0]

Добрый день. Делаю смеситель микрополосковый на диодах. Получил готовую схему в схематике. Так вот, как провести электромагнитное моделирование с учётом диодов? Я могу отдельно просчитать схему в axiem без диодов. В axiem их нет, в образцах нашел схему с диодами, но там она как layout, а самой структуры в axiem нет. Может быть как-то возможно совместить результаты эм моделирования и результаты схематика? Или нужно использовать другой пакет. Спасибо.

 

[jozinco 0]

2 hours ago, MoishaWeinstein said:

Добрый день. Делаю смеситель микрополосковый на диодах. Получил готовую схему в схематике. Так вот, как провести электромагнитное моделирование с учётом диодов? Я могу отдельно просчитать схему в axiem без диодов. В axiem их нет, в образцах нашел схему с диодами, но там она как layout, а самой структуры в axiem нет. Может быть как-то возможно совместить результаты эм моделирования и результаты схематика? Или нужно использовать другой пакет. Спасибо.

 

Нужно либо микрополоски переносить в AXIEM при помощи экстракции (тогда они автоматически подставятся в схематику обратно к схемным моделям диодов и обновленные результаты будут на тех же графиках), либо на схематику добавлять EM Document как подсхему и к нужным портам подключать диоды и другие схемные элементы.

[MoishaWeinstein 0]

18 часов назад, jozinco сказал:

Нужно либо микрополоски переносить в AXIEM при помощи экстракции (тогда они автоматически подставятся в схематику обратно к схемным моделям диодов и обновленные результаты будут на тех же графиках), либо на схематику добавлять EM Document как подсхему и к нужным портам подключать диоды и другие схемные элементы.

В общем все измерения, что в графе nonlinear не предназначены для em структур, программа так пишет, что данное измерение не совместимо с em документом. Через экстракцию и добавления ем структуры в качестве подсхемы тоже не получается, программа пишет, что крайние точки частотного диапазона экстраролируются до двух точек и на выходе ерунда. 

[jozinco 0]

34 minutes ago, MoishaWeinstein said:

В общем все измерения, что в графе nonlinear не предназначены для em структур, программа так пишет, что данное измерение не совместимо с em документом. Через экстракцию и добавления ем структуры в качестве подсхемы тоже не получается, программа пишет, что крайние точки частотного диапазона экстраролируются до двух точек и на выходе ерунда. 

А какие частоты в проекте в целом? И какая версия AWR?

Если скинете проект, можно посмотреть подробнее. Если такой возможности нет, хотя бы скриншоты ошибок, измерений и схематики. 

[APEHDATOP 2]

Добрый день!

В библиотеке VSS в разделе PLL\Filters есть 3 типа фильтров петли (loop filter) : второго и третьего порядка - пассивные и второго порядка - активный.

1. Подскажите пожалуйста как посчитать номиналы элементов этих фильтров для получения вполне конкретной частоты среза (к примеру 10 МГц), понимая при этом, что номиналы импедансов выхода Charge Pump и управляющего входа ГУН отличаются от 50 Ом?

2. Почему (зачем) в последних версиях (отличных от 9-ой) был удалён (заменён на PFD) такой элемент как Charge Pump (схема накачки заряда) при имеющихся различных (Hogge, Alexander, Meghelli) архитектурах ЧФД (без Charge Pump) ?

[MoishaWeinstein 0]

23 часа назад, jozinco сказал:

А какие частоты в проекте в целом? И какая версия AWR?

Если скинете проект, можно посмотреть подробнее. Если такой возможности нет, хотя бы скриншоты ошибок, измерений и схематики. 

Скрытый текст

10 версия, частоты 6.8 Ггц и 34.5 Мгц. Тут путем добавления em подсхемы и просто схематика с результатом. Подсхемы считаются в некотором  диапазоне с центром в 6.8, общая с частотой 34.5.

Изменено 15 октября, 2020 пользователем MoishaWeinstein
Исправил

[Evgeni 0]

Здравствуйте. Скажите пожалуйста, возможно ли вставить SPICE модель транзистора в MO и промоделировать схему с учетом топологии.

По типу spice симуляторов таких как Microcap или Multisim?

Изменено 19 октября, 2020 пользователем Evgeni

[Evgeni 0]

Или в общем. Какие нелинейные модели использует MO?

[K0nstantin 5]

19 часов назад, Evgeni сказал:

Или в общем. Какие нелинейные модели использует MO?

Нелинейные модели в MWO находятся по следующему адресу:

Выбираете то, что нужно Вам: биполярные, полевые и прочее и прочее. Выбор огромен, от простых моделек до сложных (объёмных).

"Вставить модель VT с учётом топологии" топологии ЧЕГО? Окружающих проводников? Да, можно. В модуле Schematic (вкладка Project) вставляете туда модель Вашего VT и модели подводящих линий и прочих элементов если нужно (всё в качестве подсхем Subcircuits).

По поводу SPICE моделей. Опять же не знаю что Вам конкретно нужно, но недавно импортировал такую модель (блок Netlist кажется) одной микросхемки для проведения DC-анализа. Анализ прошёл. НА практике пока реальное устройство не собрали, так что оценить что-либо пока никак.
Другое дело, что Вам может быть нужно частотное моделирование - здесь не подскажу.

[K0nstantin 5]

AWRщики, столкнулся с постоянным сбоем в одном из проектов

Сложно сказать, с какого момента стал появляться. Проект по понятным причинам выложить не могу, поэтому краткое описание на словах.
Многовато (но ведь AWR должен их переварить) файлов модуля Схематик, причём некоторые схемы имеют "глубокую" (опять же не думаю, что это сильно критично) иерархию, вплоть до 7-8 уровневых подсхем, которые могут быть задействованы и в других схемах высшего уровня, а значит часто повторяются. В схемах есть и множество переменных, что тоже впрочем никогда не вредило. Почти все схемы имеют топологическое представление в модуле Layout (как и нарисованные в нём, так и взятые из моих Layout библиотек). Ничего сверхъестественного нет: пару SMD элементов, дорожки, VIA, маски, шелкография.
Чаще всего ошибка возникает, когда пытаюсь редактировать Layout какой-нибудь подсхемы не в отдельном окне, а в окне общей топологии (материнской схемы, схемы верхнего уровня, надеюсь понятно излагаю), что очень удобно. К сожалению, стало появляться каждый раз при попытке редактирования.
Проект был создан из другого проекта, путём почти полного удаления файлов прошлого проекта и создания новых. Тоже не думаю что критично, я так 100 раз делал.

В связи с этим несколько вопросов:

1) Где вообще формируется этот .txt с ошибками, и можно ли из него что-нибудь почерпнуть обычному пользователю?
2) Возможные пути решения или советы?
3) Ещё задолго до проблемы с ошибкой, линии графиков на одном из Graph стали "неактивными", т.е. потерялись в цвете, как если бы я что-то изменил в схеме и требовалась повторная симуляция. Если я что-то меняю в этой схеме и моделирую, то видно как эти линии меняются, т.е. симуляция проходит "без ошибок", но всё равно они не насыщенных цветов. Неприятно. Вопрос похожий где-то был, но без ответа.

4) Есть ли возможность экспортировать несколько схем в виде дерева, а не по одной?

[APEHDATOP 2]

On 10/25/2020 at 5:50 PM, K0nstantin said:

микросхемки

Серьёзно? Скажете что за микросхема?

[Ficus 0]

Всем доброго вечера.

Рассчитан и настроен в AXIEM МП фильтр. Нужно надеть на него экран и заново промоделировать. С созданием экрана (корпуса) проблема, не получается. Затупил безысходно. Прошу подсказать методику, лучше пошаговые действия. Если есть под рукой любой пример МП топологии с экраном, очень прошу поделиться для заимствования. Заранее благодарен. 

[freeport 3]

Фильтры в коробках (экранах) лучше считать в Sonnet или CST. Структуру создаём в AWR, а в качестве симулятора в свойствах структуры указываем Sonnet или CST. Можно и в AWR, в EMSight, но это очень долго, так как считает в 1 поток, плохо распараллеливается процесс. А в AXIEM для имитации коробки VIA по краям структуры надо рисовать, в диэлектрике и в воздухе.