vorrom 0 10 часов назад Опубликовано 10 часов назад · Жалоба Добрый вечер. Собираю проект на GW2AR-18. Проект занимает около 40 % ресурса по лутам. Один UART, двухклоковое fifo, просто fifo, ШИМы, парсер команд с UART. Таблицы в Ромах и два канала АЦП SPI. Клок проекта 125МГц. Вот вижу, что иногда, крайне редко, дизайн собирается с вымолненными констрейнтами, но в основном нет. Причем разбежка по ошибке частоты от 10 до 25 МГц. Кручу все, что можно в настройках сборки. Не помогает. Может кто знает, как с этим бороться ? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 9 часов назад Опубликовано 9 часов назад · Жалоба 57 minutes ago, vorrom said: Может кто знает, как с этим бороться ? Регистры ставить на выходе модулей. И PnR_mode=2. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться