[Гвоздик 0]

Здравствуйте. Посоветуйте, пожалуйста, какую отладочную плату лучше выбрать. Требуется Ethernet, PCI (или лучше сразу на PCI-Express делать?), желательно на Альтере (вроде бы дешевле выходит, поправьте, если не так). Требуется принимать сетевой трафик, пережимать его телефонными кодеками и толкать в компьютер по шине и обратно. Хватит ли емкости семейства Cyclone, Cyclone II или надо брать сразу Stratix или Stratix II? Финансы немного поджимают, так что самые навороченные семейства ПЛИС вряд ли возможно будет приобрести. Заранее спасибо

[zltigo 2]

Финансы немного поджимают, так что самые навороченные семейства ПЛИС вряд ли возможно будет приобрести.

Я, конечно, "дико извиняюсь", но в финансировании собственно разработки "начинки" Вас

финансы не пожимают? Если поджимают, то лучше не начинайте.

Сама работа по нынешним временам находится далеко не на грани возможного - масса фукционально подобных устойств массой людй делалась, но тем не менне времени и денег потребует явно не

"радиолюбительских". Основным вопросом будет желаемое количество каналов и набор

"телефонных кодеков", поскольку ныне под это определение попадает многое что отличающейся по сложности реализации на порядки.

[Гвоздик 0]

Спасибо за ответ. Задачка делается под университетский проект, необходимо сделать действующий образец, пусть и с ограниченными возможностями, дальше будем заинтересованных людей с материальными возможностями искать. Это именно и понимается под ограничением средств (<3000 USD желательно). Подобрал подходящий вариант на Альтере Cyclone II EP2C35F672: http://www.altera.com/products/devkits/alt...t-pci-2c35.html

Требуется пережимать трафик с помощью кодеков G.711, G.726, G.729. В соответствии с этим и вопрос-то интересует: хватит ли емкости данной ПЛИС для данной задачи?

[Гвоздик 0]

Исходники кодеков на языке Си имеются, требуется лишь переложить на VHDL. Так что задача, думаю, вполне решаемая за один-два человеко-год. С отладочной платой промахнуться не хотелось бы, чтобы вторую приобреть не пришлось потом.

[maksya 0]

Подобрал подходящий вариант на Альтере Cyclone II EP2C35F672: http://www.altera.com/products/devkits/alt...t-pci-2c35.html

Требуется пережимать трафик с помощью кодеков G.711, G.726, G.729. В соответствии с этим и вопрос-то интересует: хватит ли емкости данной ПЛИС для данной задачи?

В связи с нехваткой свинца в Америке :) содержимое данного КИТа заменено на безплюмбумные аналоги. Изменения каснулись и FPGA - теперь там стоит 2C70 (в 2 раза больше логических ячеек). С алгоритмами кодеков не знаком, поэтому гарантировать ничего не могу, но IMHO хватит.

 

Исходники кодеков на языке Си имеются, требуется лишь переложить на VHDL. Так что задача, думаю, вполне решаемая за один-два человеко-год.

Советую еще рассмотреть вариант с процессором Nios II (это для того, чтоб не особо забивать голову VHDL'ем).

 

Требуется PCI

Обратили внимание на PCI-разъем PCI-DEVKIT-2C35 ? 64-битный вариант. Не возникло бы проблем с запихиванием в рядовой ПК (Хотя пару ударов молотком смогут эффективно решить этот вопрос вопрос).

[vladec 10]

А сможете ли Вы реализовать кодеки G.726, G.729 на ПЛИС? Даже для сигнальников это не тривиальная задача, а для ПЛИС я думаю неподъемная.

[zltigo 2]

А сможете ли Вы реализовать кодеки G.726, G.729 на ПЛИС?

G.711 вообще и не кодек, так, экспандер, G.726 сделают пару трактов точно.

А уже дальше хреново будет.....

[BSV 0]

Обратили внимание на PCI-разъем PCI-DEVKIT-2C35 ? 64-битный вариант. Не возникло бы проблем с запихиванием в рядовой ПК (Хотя пару ударов молотком смогут эффективно решить этот вопрос вопрос).

А вот и неправда Ваша, 64-разрядные платы вставляются в 32-разрядные PCI-слоты без проблем! Лишь бы за слотом никакие элементы не мешали.

[Гвоздик 0]

Ниос 2, думаю, что отпадает, потому что скорость у него примерная, как я понял, около 100 МИПСов. Для сравнения скажу, что двухпроцессорный сервер на Зеонах последних (3 ГГц) с гипертрэйдингом (4 логических процессора) загибается при обработке G.726 более чем 60-ти каналов. Что уж тут говорить о Ниосе. Возможно ли применить программы, перекладывающие автоматически сишный код на VHDL? Кто-нибудь использовал? Возможно это будет подходящий вариант.

А 64-х разрядная шина PCI - так это лучше даже, в современных серверах они присутствуют.

[maksya 0]

Возможно ли применить программы, перекладывающие автоматически сишный код на VHDL? Кто-нибудь использовал? Возможно это будет подходящий вариант.

Опять же смотрите в ссторону Nios II - C2H Accelerator. Осуществляет перевод критических участков кода на С в аппаратную часть с использованием ресурсов ПЛИС.

[Гвоздик 0]

Весь замысел-то в том, чтобы поднять производительность сжатия за счет распараллеливания обработки каждого канала-порта (абонента), а процессор по своей природе обсчитывает всех абонентов последовательно одного за другим. Придется до 60 процессоров тогда ставить. А на ПЛИС вопрос с разделяемой памятью только останется решить.

Спасибо всем за помощь.

[vladec 10]

И всетаки еще раз внимательно посмотрите, как вы будете реализовывать "тяжелые" кодеки, типа 729? Реализация на ПЛИС, даже частями очень сомнительна. Не лучше ли Вам обратить взор на мощные сигнальники, типа, например, TMS320C6415. Там и производительность ломовая и PCI есть.

[Harbour 0]

Не, сигнальники гиблый вариант, если конечно не сотня реалтаймовых каналов нужно. g726, он же адикм, довольно примитивен, в 729 желательна плавучка - данная плата 8xE1 легко потянет.

Изменено 2 августа, 2006 пользователем Harbour

[Гвоздик 0]

Ух-ты, отлично! Буду пробивать дальше.

[avesat 0]

Исходники кодеков на языке Си имеются, требуется лишь переложить на VHDL. Так что задача, думаю, вполне решаемая за один-два человеко-год. С отладочной платой промахнуться не хотелось бы, чтобы вторую приобреть не пришлось потом.

 

Если можно киньте линки на исходники кодеков на С.

На VHDL реализовать кодеки будет практически невозможно. Оптимально ставить FPGA + DSP в сцепке. На DSP реализован кодек, FPGA потом разруливает и перенаправляет куда нужно.

Реализация G.729 занимает примерно год/чел часов. Вот и думайте, сколько вы его будете писать на VHDL.