Перейти к содержанию
    

Скорость прохождения сигнала через обычный (не логический) вентиль.

28 минут назад, UART сказал:

задержка будет.

зависит она от в полупроводнике от приложенного напряжения. 

уже обсуждали тут

ну так ясно, ведь от него зависит с какой скоростью наполнится паразитная ёмкость - я вам не мешаю обсуждать дальше.

28 минут назад, UART сказал:

вентиль в реальной ПЛИС не может быть из одного транзистора (вкл/выкл).

 

я это давно прочитал, как и написал об этом тут - что предмет изучаю.

Тему можно закрывать, а решение к следующей задаче - я уже нашёл буквально под ногами, поэтому тему не открываю. Могу скрин только прикрепить - нашёл по цвету ножек в симуляторе. То-есть реализовать альтернативу согласующему резистору - очень просто. У меня схема работает и без него, но с его заменителем будет лучше. Тут он есть, и я его не делал - просто нашёл. Осталось вставить в схему где требуется, но это уже завтра. Надеюсь что создатели симулятора максимально приблизили всё к реальности, и уж тут ошибку допустить - трудно, так как всё просто. Вы его видите? Я вижу - он тут есть 🙂 . Просто надо его проверить завтра. Я не знаю насколько можно верить симулятору, но завтра проверю. А так верхние элетронные ключи что тут - они даже не нужны особо, и в схеме они до сих пор есть из за изучения предметной области - потому что я ещё изучаю и учусь решать задачи сам, помимо книг.

Screenshot from 2024-04-03 22-57-11.png

Изменено пользователем accurate_random

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Малость оффтоп:

"Когда у общества нет цветовой дифференциации штанов, то нет цели!" это про "нашёл по цвету ножек в симуляторе."

и до кучи Logisim уже лет 13 как не обновляется и не исправляется, да и автор в документации ясно говорит что временное моделирование достаточно далеко от реальности...другими словами не совершенно и допускает упрощения...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Я бы на месте тс занялся разработкой и моделированием квантового процессора.

И картинки в сети можно соответствующие нарыть.

bbcrezqu1103-800x533.thumb.jpg.0ade6e179f3120c5b7f6a805107b7236.jpg

а то кокой-то логисм, резисторы, Z-выходы... - ну не серьёзно же!

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 4/3/2024 at 9:25 PM, accurate_random said:

мне это не грозит сильно, так как пропускаться у меня будут блоки команд, и стало быть паразитные ёмкости будут невелики, к тому-же блоки у меня в поледовательной цепи, а не параллельной.

Как Вы глубоко звблуждаетесь...

Проверить правильность Ваших предположений не просто, а очень просто - возьмите компилятор, опишите схему из , скажем, тысячи последовательно включенных ЛЭ (на самом деле синтезатор не поставит тысячу этих эл-тов последовательно, а, используя ресурсы микросхемы, оптимизирует схему - предполагаю, цепочка растянется не на 1000 ЛЭ, а "всего лишь" на пару-тройку сотен ЛУТов. И посмотрите, на какой частоте будет заявлена гарантированная работоспособность этой схемы.

ЗЫ когда-то оценивал время прохождения сигнала через одну схему, если ее разрисовать обычными ЛЭ - цепочка составила бы в длину порядка сотни ЛЭ. Время задержки синтезатор оценил в около 100 нсек - т.е. частота работы ее составила бы максимум 10, ну, пусть даже 15 МГц - с учетом того, что программа при таких расчетах исходит из худших возможных таймингов микросхемы.

И это еще "пробовалось" в практически пустом кристалле достаточно мощной ПЛИС (занято было всего единицы процентов ее логических ресурсов, с 6-входовыми ЛУТ...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

15 часов назад, accurate_random сказал:

приниципиально вполне, если их подключить около тысячки последовательно. а может и более, в зависимости от кода размещённого в кэше команд обрабатываемом не счётчиком, а кэшем мостов, который пытаюсь реализовать и реализую.

Вы не понимаете как работает плис. Это не набор разных кубиков из которых можно выбрать самый быстрый. ПЛИС это набор универсальных кубиков которые умеют всё. Т.е. во первых кубик сложнее одиночного инвертора или повторителя. А во вторых он может быть как инвертором так и повторителем так и ещё чёрти чем. И это всё занимает по времени примерно одно и то же время. Т.е. ему пофиг каким вентилем быть. 

Каждый производитель публикует схему элементарного кубика. И зная её можно попробовать что-то оптимизировать. 

Но для этого нужно поставить софт от производителя и освоить симуляцию реально разведённой схемы.

 

Опять же плис оно не для рекордов времени. Оно больше для проверки работоспособности идеи. Для скорости есть асики. ПЛИС никогда не обгонит специализированный асик.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

5 часов назад, MegaVolt сказал:

ПЛИС никогда не обгонит специализированный асик.

как сказать...

есть там функция оптимизации трассировки сигналов и в ручную их можно раскидать чтобы получить оптимальные задержки... 

все зависит от мастерства и навыков/знаний скоростных сигналов у инженера.

АСИК тоже люди делают и зачастую в АСИКе так не раскидаешь где хочется блоки - иначе потом выводы не разварить или не присоединить на ноги (в зависимости от корпуса и технологии)

вон процессор посмотрите, там регистры отдельно, АЛУ отдельно и т.д. все по блокам сделано...

Изменено пользователем UART

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 4/4/2024 at 6:18 PM, UART said:
On 4/4/2024 at 12:36 PM, MegaVolt said:

ПЛИС никогда не обгонит специализированный асик.

как сказать...

есть там функция оптимизации трассировки сигналов и в ручную их можно раскидать чтобы получить оптимальные задержки... 

все зависит от мастерства и навыков/знаний скоростных сигналов у инженера.

А вашего мастерства хватит, чтобы обогнать ASIC? :)

 

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

47 минут назад, UART сказал:

все зависит от мастерства и навыков/знаний скоростных сигналов у инженера.

Подразумевается равные скилы 🙂
А так конечно можно асик отдать делать студенту двоечнику.

Как по мне ручное раскидывания элементов по кристаллу есть признак какой то беды в проекте. Ещё задание областей для ядер допускаю. Но вот ставить ручками триггеры по моему проблема.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

4 минуты назад, MegaVolt сказал:

Как по мне ручное раскидывания элементов по кристаллу есть признак какой то беды в проекте.

нуу иногда нужно делать исходя из разбежек фронтов и фаз и тд и тп. 

Кому что нужно. кому-то нужно 10 МГц, кому-то 100, а иному 1 ГГц 

41 минуту назад, blackfin сказал:

А вашего мастерства хватит, чтобы обогнать ASIC? 🙂

вы странные вещи спрашиваете.

если ASIC вы думаете там все оптимизировано что-ли?? 

какие-то блоки да, например, если внутренее ОЗУ есть и нужно нужна скорость высокая, а дальше все споткнется об узкую шину которая далековато будет от ядра и т.п. 

обычно АСИК делают так: сперва все на ПЛИС, потом оптимизация, потом перенос на кристалл который нельзя уже изменить...

и оправдано только если или у вас очень много денег или объем как у Эппла или то и другое.

или перенос в АСИК типа той же ПЛИС 1:1, но которая прошивается только 1 раз...

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

On 4/4/2024 at 7:19 PM, UART said:

если ASIC вы думаете там все оптимизировано что-ли?? 

Бла-бла-бла..

Впрочем, как обычно.. 🙂

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

1 минуту назад, blackfin сказал:

Бла-бла-бла..

Впрочем, как обычно.. 🙂

бла бла это у вас.

а я работал в компании которая микросхемы изготавливает и хотя бы знаю о чем говорю в отличие от вас - далекого очень от таких производств.

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

23 часа назад, Alex77 сказал:

и до кучи Logisim уже лет 13 как не обновляется и не исправляется

это в вашем мире цветовой дифференциации штанов, а на самом деле https://github.com/logisim-evolution/logisim-evolution

.

13 часов назад, Yuri124 сказал:

Как Вы глубоко звблуждаетесь...

эти выводы построены вами на

13 часов назад, Yuri124 сказал:

предполагаю

далее

10 часов назад, MegaVolt сказал:

ПЛИС это набор универсальных кубиков которые умеют всё.

правильно, вот на это я и делаю ставку.

Кстати так никто не написал про альернативу согласующему резистору. Ну так и ближе к теме

10 часов назад, MegaVolt сказал:

Т.е. ему пофиг каким вентилем быть. 

Нет, не пофиг. В схеме не пофиг, потому что именно в схеме открывается потенциал ПЛИС, а не на словах.

10 часов назад, MegaVolt сказал:

Оно больше для проверки работоспособности идеи.

разумеется, я-же не планирую открывать цех продукции, ибо это будет дорого.

 

 

 

Ладно. Насчёт альтернативы согласующего резистора скажу сразу - за два часа я нашёл решение, ну или за полтора. Оно не сбоит. НО, ОНО - не панацея, но метод, который можно применять по разному в различных схемах. Никаких тут схем для управления плавающим состоянием - не нужно. Но увы - каждый раз прийдётся ломать голову. Я решил сделать так - и это работает. Никаких ошибок нет и в помине. На схеме это электронный ключ - "управляемый инвертор", направление сигнала вниз, справа от каждой ячейки подаёт сигнал на провод сразу после нижнего электронного ключа.

Я решил задачу, но правда цветовая дифферециация не помогла - факт. Пришлось применить логику. В общем я решил не согласовывать - а просто забить нужный сигнал, раз уже согласовать никак. И это метод.

Спасибо за многократное напоминание мне о том, что я ничего не понимаю. Всё равно с пути не сверну. Ибо это логика - и я её умею, и это у меня получается, и процессор на FPGA задуманный - я реализую. Тестировал по разному - не сбоит. Осталось исключить любые возможные ошибки в части управления кэшем мостов, и метод уже в принципе - известен теперь мне: главное - вовремя забить плавающий сигнал до внятного уровня и не нарушить при этом логику схемы. Да - затраты, но ничего, переживу.

 

Может быть я чего-то не понимаю в ПЛИС про кубики и кубики кубиков, но мне это не мешает проектировать свою логику, и не помешает правильно её откомпилировать - как мне надо: последовательная цепь всегда останется последовательной, даже если вы сложите множество спичек рядом - их общая длина не увеличится и каждой в отдельности тоже, и для понимания этого знания ПЛИС не нужно. Для составления схем, и прогнозирования их поведения - нужно знать цифровую схемотехнику, это впервую очередь. Когда исключу ошибки в цепи в механизме управления - этим методом, сделаю про метод публикацию. Не знаю - ведь вопросы по согласующим резисторам для FPGA я находил, а вот решений в сети нет. На выходных у меня будет новый материал для публикации, по вот такому вот решению, только ещё в одной схеме, она тоже рабочая, но ошибок не даёт, даёт ошибки при разворачивании её функционала, впрочем и их можно исключить всего обнуляя триггеры с провода сразу все. Но  - дело принципа: проверить уникальность метода.

Screenshot from 2024-04-04 21-59-25.png

Изменено пользователем accurate_random

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

В 04.04.2024 в 22:23, accurate_random сказал:

 https://github.com/logisim-evolution/logisim-evolution
Кстати так никто не написал про альернативу согласующему резистору. Ну так и ближе к теме

Ну форкнули исходник - это не говорит что продукт от этого гарантированно лучше стал..

про альтернативу вам уже говорили - но вы жмурите глаза и затыкаете воском уши.

Повторяю (наверно в третий раз)

или вы ждёте когда вам "плюнут жОванной морковкой" (нарисуют и отладят всю схему за вас) ?

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

 

поправить схему управления кэшем и написать про метод решения задачи с недостающим резистором согласующим. Вопросы в сети можно найти - а вот решения я не видел и в помине. Все почему-то используют электронные ключи только для шин между микросхемами - ну да, ведь там можно руками резистор припаять, логика "помогает" не всем.

38 минут назад, Alex77 сказал:

или вы ждёте когда вам "плюнут жОванной морковкой" (нарисуют и отладят всю схему за вас) ?

тут по моему никто за меня ничего не делает и даже ничего не подсказывает.  И учебники у меня есть и за меня их никто не читает. Среду я установлю. Сначала схема и она готова. Осталось вторую поправить - метод решения проблемы найден.

20 минут назад, accurate_random сказал:

или вы ждёте когда вам "плюнут жОванной морковкой"

вы даже на заезжие вопросы в сети, как спецы, можете ответить по FPGA только так - паяльник включается в розетку 220 вольт, берётся резистор и впаивается в плату. А тут появился я, и у вас сразу проснулись невиданные раннее способности? Очень интересно, только я не верю в паранормальные явления. Впрочем я уже слышал ранее после настойчивого -"это не будет работать, это невозможно" новое от этих-же, после публикации решения  - "а .... это всё дурацкое ТЗ задачи ".

Не ново, меня не удивляет.

Стоит напомнить, что если после работы сразу мне делать - это максимум 2 часа в день, из них вычесть минут 40 на ваши бесполезные посты. если вы будете просто молчать - вы уже поможете мне, ваши ответы на задаваемые вопросы абсолютно бесполезны на всём протяжения моего присутствия на этом форуме.

Можете перманентный бан впаять, впрочем ...можно и удалить аккаунт...наверное.

Изменено пользователем accurate_random

Поделиться сообщением


Ссылка на сообщение
Поделиться на другие сайты

Присоединяйтесь к обсуждению

Вы можете написать сейчас и зарегистрироваться позже. Если у вас есть аккаунт, авторизуйтесь, чтобы опубликовать от имени своего аккаунта.

Гость
Ответить в этой теме...

×   Вставлено с форматированием.   Вставить как обычный текст

  Разрешено использовать не более 75 эмодзи.

×   Ваша ссылка была автоматически встроена.   Отображать как обычную ссылку

×   Ваш предыдущий контент был восстановлен.   Очистить редактор

×   Вы не можете вставлять изображения напрямую. Загружайте или вставляйте изображения по ссылке.

×
×
  • Создать...