Jump to content
    

Попытка создания собственного конвейера процессора.

Новые триггеры введены для того, чтобы переход к следующей ячейке с ненулевым значением Bridge осуществлялся за один такт, не смотря на количество пропущенных ячеек.

Неужели никто не ответит на вопрос - реализуемо ли это в Verilog?

Edited by accurate_random

Share this post


Link to post
Share on other sites

Хотя нет - это именно для обеспечения синхронизации. Прийдётся отметить публикацией на хабре, а то путаюсь сам.

Edited by accurate_random

Share this post


Link to post
Share on other sites

В 02.03.2024 в 22:33, Shivers сказал:

Скорость асинхронных схем - миф

ну а что теперь? когда сигнал проходит все нулевые ячейки Bridg с околосветовой скоростью, если не со  скоростью света, и остановится в той, где содержится единица?

Какая синхронная так сможет? Я так понимаю - никакая. И главное - схема отлично синхронизируется, с помощью всего одного триггера. Тут он обозначен меткой Sincro . А вот теперь когда цель явно обозначена - нужно обращаться к учебникам, потому что с моим тайм-праймом можно только так, за исключением случаев когда ищешь в учебниках и справочниках по "интуиции".

Понятно - у каждого свои убеждения, но согласитесь, что с данным ТЗ и данным решением трудно спорить, переход к нужной ячейке со скоростью света или околосветовой...думаю что именно так примерно. Тут как-бэ фотонная машина ещё может оазаться помедленнее (в данном ТЗ), с её аппаратной частью и стандартными методами. Хотя думаю, что фотонные машины подобных задач - не решают.

Тут выложил

https://habr.com/ru/articles/799085/

. Теперь без учебников дальше никак. Но у меня есть даже не халявные - честно приобретённые.

Но я так-же надеюсь на помощь от профессионалов, иначе я не зарегался-бы тут. Понятно - мне нужен базис чтобы начать с ними общаться, значит пока осваивать азы.

 

Screenshot from 2024-03-09 21-32-05.png

Edited by accurate_random

Share this post


Link to post
Share on other sites

Это случайно не попытка повторно изобрести схему ускоренного переноса?

Share this post


Link to post
Share on other sites

1 час назад, DanilinS сказал:

Это случайно не попытка повторно изобрести схему ускоренного переноса?

нет, это вовсе не АЛУ, это для работы с памятью кэша мостов (сопрягается с кэшем команд), для режима работы процессора без счётчика команд. Да, про скоренный перенос интересно конечно, но это другое совсем. Кроме того там схема совсем другая, мне та не нужна для решения ТЗ. Но если мне будет надо, и это будет возможно - то можно сделать и сумматор тоже быстрее, как минимум посмотреть что можно там сделать - там как повезёт уже. Внешне мне их схема не нравится (такое ощущение что сгенерирована AI http://phg.su/basis2/6_6/clas.gif, это правда - не хейт, это по моим ощущениям), но я не вникал в её работу совсем, да и не пересекается она с моим текущим ТЗ, вроде..., с первого взгляда...

И да - пять звеньев это просто для примера, на самом деле их столько-же должно быть, сколько и ячеек памяти в кэше команд. И - это всего часть кэша мостов, будет ещё часть для заполнения триггеров Bridg партиями (отрезками,...пачками или как назвать... за один такт). Тоже асинхронная, но синхронизируемая, и многим похожая.

Edited by accurate_random

Share this post


Link to post
Share on other sites

Скачал версию Logisim для работы с FPGA, так -то планирую По производителя, но для освоения языков программирования FPGA -  думаю пойдёт.

Share this post


Link to post
Share on other sites

On 3/10/2024 at 7:52 PM, accurate_random said:

переход к нужной ячейке со скоростью света или околосветовой...думаю что именно так примерно

Вы слишком оптимистичны. Не забывайте, что сигналы в Вашей схеме распространяются по таким компонентам, как соединительные линии внутри кристалла, коммутаторы (перебрасывают сигнал с одной линии на другую), логические элементы - все они имеют задержки. Загляните в даташит к-л простого ЛЭ, например, 74АС14 - Вы увидите, что сигналу, чтобы пройти с его входа на выход, потребуется гораздо времени, чем прошел бы свет 1 см расстояния.

On 3/9/2024 at 5:01 PM, accurate_random said:

реализуемо ли это в Verilog

Вы схему нарисовали? Нарисовали. Теперь описать ее в Верилоге - это не просто, а очень просто. Вопрос времени...

Share this post


Link to post
Share on other sites

В 11.03.2024 в 09:09, Yuri124 сказал:

Вы схему нарисовали? Нарисовали. Теперь описать ее в Верилоге - это не просто, а очень просто. Вопрос времени...

к выходным постараюсь что-то по вечерам освоить и сделать.

Share this post


Link to post
Share on other sites

Уже писал на форуме - софт альтеры умеет из схемы перевести в язык, я так мигание светодиодом на Танг Нано переносил.

Share this post


Link to post
Share on other sites

Хотя Verilog и позволяет описывать готовые схемы, но все же нужно учиться описывать поведение схемы. 

Share this post


Link to post
Share on other sites

2 часа назад, Ivanii сказал:

Уже писал на форуме - софт альтеры умеет из схемы перевести в язык, я так мигание светодиодом на Танг Нано переносил

Завтра попробую запустить их плату, там с Linux  идёт и с предустановленным ПО

41 минуту назад, andrewkrot сказал:

Хотя Verilog и позволяет описывать готовые схемы, но все же нужно учиться описывать поведение схемы.

Да, спасибо, кстати убрал из сземы звена лишний элемент И, когда готовил подсхему. 

 

Screenshot from 2024-03-12 23-07-31.png

Edited by accurate_random

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

×
×
  • Create New...