[Flood 12]

Попался тут чип, Артикс китайского происхождения.

С виду с ним все хорошо, вот только маркировка нанесена очень неглубоко (но больше похоже на лазер, чем на краску) и 2D код откровенно фейковый - не соответствует кодировке датаматрикс, да и нанесен криво. 

С обратной стороны все шары на месте, царапин на стороне шаров нет. Есть небольшие царапины по бокам.

Прозвонил основные пины - внутри есть кристалл, и по пинауту похоже на Артикс (или какой-то его аналог). Включать пока не пробовал. Пока основное предположение - что это бушный чип, не факт что именно 100T, но скорее всего Артикс с каким-то образом обновленным и перемаркированным лицом.

 

Как это вообще возможно сделать? Понимаю еще, что металлические крышки на чипах меняют - дорого, но реализуемо.

А тут как? Можно ли восстановить черную шероховатую поверхность пластика после спила? Или это спил + нанесение нового лицевого слоя? По бокам следов "подкраски" вроде бы не видно.

Одна зацепка - во внутреннем углублении должно быть гладкое кольцо от форсунки, через которую заливают пластик. А тут это кольцо также имеет шероховатость.

 

[aaarrr 63]

Мне память б/у похожего вида попадалась. Корпус точно пиленый: обратите внимание на разную обработку поверхности сверху и по бокам пластика.

[Flood 12]

16 minutes ago, aaarrr said:

Корпус точно пиленый: обратите внимание на разную обработку поверхности сверху и по бокам пластика.

Бока и в оригинале гладкие. Тисненую поверхность имеет только верх крышки с плавным переходом в гладкий бок. Тут переход тоже выглядит плюс-минус таким же, как на оригинале.

Левый 2д код однозначно выдает перемаркировку, но следов от старой маркировки не видно (если она вообще была).

[makc 192]

1 час назад, Flood сказал:

Как это вообще возможно сделать? Понимаю еще, что металлические крышки на чипах меняют - дорого, но реализуемо.

Как это делают лучше спросить авторов (китайцев). Но это однозначно происходило и теперь будет происходить чаще. Причём нанести гравировку намного дешевле, чем заменить крышку и у китайцев, как я полагаю, по некоторым позициям это поставлено на поток. Поэтому либо полный функциональный тест на входном контроле, либо применение ультразвуковых микроскопов типа https://sovtest-ate.com/news/publications/ultrazvukovye-mikroskopy-acoulab-dlya-poiska-kontrafakta/

Мы для себя выбрали функциональные тесты, благо панели для BGA стоят не очень дорого - около 35 т.р. на Али (порядка 250 баксов + доставка + накладные).

[BSACPLD 9]

48 minutes ago, makc said:

Мы для себя выбрали функциональные тесты, благо панели для BGA стоят не очень дорого - около 35 т.р. на Али (порядка 250 баксов + доставка + накладные).

Можно ссылку на магазин где покупали?

Я вот тоже сейчас думаю о входном контроле для Xilinx/Fudan/PangoMicro ибо брака в последней партии было много.

[makc 192]

1 минуту назад, BSACPLD сказал:

Можно ссылку на магазин где покупали?

Легко - https://aliexpress.ru/store/2854093?g=y&page=1&spm=a2g2w.detail.0.0.6a5a3627yCucxR

По запросу достаточно быстро присылают чертежи и описание. На сколько я понял, могут сделать практически любую конструкцию на заказ.

Ещё есть Fullfusion приблизительно за те же деньги - https://aliexpress.ru/store/4745030?g=y&page=1&spm=a2g2w.detail.0.0.2ed83d49y5reV0

Но их конструкция мне понравилась меньше, т.к. не так удобно регулировать силу прижима.

PS: При проектировании платы пробовали делать покрытие ENIG, но с ним работает не очень хорошо и иногда нет контакта при установки микросхемы в контактное устройство. С HASL получается намного лучше, поэтому первые платы с ENIG в итоге пришлось облудить вручную. Пятаки, понятное дело, лучше делать побольше, т.к. пружинные контакты панели имеют заметный люфт.

6 минут назад, BSACPLD сказал:

Я вот тоже сейчас думаю о входном контроле для Xilinx/Fudan/PangoMicro ибо брака в последней партии было много.

Есть такая проблема. По Артиксам сейчас, правда, брака не очень много. По Spartan-6 больше.

[Flood 12]

1 hour ago, makc said:

Как это делают лучше спросить авторов (китайцев).

Ну, по понятным причинам приходится спрашивать здесь 🙂 Вдруг кто сталкивался. Вам попадались бракованные (функционально) чипы? Как это выглядело с точки зрения их работы?

[makc 192]

1 минуту назад, Flood сказал:

Вам попадались бракованные (функционально) чипы? Как это выглядело с точки зрения их работы?

В самом печальном варианте КЗ по питанию. Более интересные варианты - горелые гигабитные трансиверы, неработающие входы тактовых сигналов. Проблем с обычными пинами я не помню. Пару раз было повышенное потребление ядра относительно эталонных измеренных значений, но поскольку оно было не слишком большим (десятки миллиампер), то ПЛИС была признана годной.

[Flood 12]

1 hour ago, makc said:

Поэтому либо полный функциональный тест на входном контроле

Порекомендуйте, как его проводить? Делаете ли вы тестирование внутренних ресурсов (как?), и, самое главное, спидгрейда? Позволяет ли, например, поведение MGT однозначно отделить -1 от -2? Полагаю, температурный диапазон тестированию вообще не подлежит.

Или же вы просто запускаете обычную рабочую прошивку своего продукта на тестовой плате, и если она работает и проходит тесты, чип признается годным?

[BSACPLD 9]

12 minutes ago, Flood said:

2 hours ago, makc said:

Как это делают лучше спросить авторов (китайцев).

Ну, по понятным причинам приходится спрашивать здесь 🙂 Вдруг кто сталкивался. Вам попадались бракованные (функционально) чипы? Как это выглядело с точки зрения их работы?

Xilinx - 1 шт. из 50 шт. имела КЗ по питанию.

Fudan - 15 шт. из 110 шт. имеют проблемы с некорректной загрузкой прошивки - верификация не проходит. 13 шт. при минусовой температуре -10...-20 градусов, 2 шт. при 15 градусах.

[Flood 12]

13 minutes ago, makc said:

В самом печальном варианте КЗ по питанию. Более интересные варианты - горелые гигабитные трансиверы, неработающие входы тактовых сигналов.

Хм, это было больше похоже на б/ушные чипы (что не так страшно), а не на бракованные новые (что гораздо страшнее)?

Неработающие тактовые входы были также у MGT? Или обычные MRCC/SRCC попадались нерабочими?

[BSACPLD 9]

Причем верификация именно битстрима загруженного в SRAM. Верификация FLASH проходит успешно.

4 minutes ago, Flood said:

Или же вы просто запускаете обычную рабочую прошивку своего продукта на тестовой плате, и если она работает и проходит тесты, чип признается годным?

Я делал верификацию загруженного битстрима, потом верификацию FLASH, потом тест с рабочей прошивкой. Сначала при комнатной температуре, потом в климатической камере до -35 тестировал.

[makc 192]

Только что, Flood сказал:

Порекомендуйте, как его проводить?

У меня для этого была спроектирована отдельная оснастка, на которой стоит ПЛИС Artix-7, реализующая необходимое управление питанием, генерацию тестовых воздействий и регистрацию откликов. Для реализации всей этой логики внутри стоит Microblaze, который и заведует тестированием.

2 минуты назад, Flood сказал:

Делаете ли вы тестирование внутренних ресурсов (как?), и, самое главное, спидгрейда?

В тестируемую ПЛИС загружается прошивка, которая забивает массивом типовых ячеек из LUT+FF большую часть кристалла и гоняет по этой цепочке данные, управляет входами-выходами ПЛИС, опрашивает входы ПЛИС и позволяет гонять тесты через GTP (PCIe). Спидгрейд так полноценно проверить не получится, т.к. с помощью ПЛИСины сложно регистрировать разницу в задержках меньше одной наносекунды. Но, с другой стороны, мы получаем достаточно большую вероятность, что протестированная ПЛИС будет так же работать в изделии, как и на оснастке. Тесты нацелены в первую очередь на это.

5 минут назад, Flood сказал:

Позволяет ли, например, поведение MGT однозначно отделить -1 от -2?

Нет, т.к. нет перебора условий по напряжению и температуре. При условных НУ и комнатной температуре -1 вполне может разогнаться до -2, но вот при повышении температуры всё потом может выйти из-под контроля.

6 минут назад, Flood сказал:

Или же вы просто запускаете обычную рабочую прошивку своего продукта на тестовой плате, и если она работает и проходит тесты, чип признается годным?

Это больше, чем рабочая прошивка. Но в целом можно сказать и так.

5 минут назад, Flood сказал:

Хм, это было больше похоже на б/ушные чипы (что не так страшно), а не на бракованные новые (что гораздо страшнее)?

По Спартанам-6 это было больше похоже на бушные некондиционные микросхемы, т.к. китайцы их толком не тестируют. Максимум выборочно "проверяют", что читается IDCODE через JTAG. Но при этом раз за разом присылают одни и те же картинки. На Артиксах были бракованные новые, т.к. по виду не похоже на реболлинг. Но пока там количество брака меньше одного процента.

7 минут назад, Flood сказал:

Неработающие тактовые входы были также у MGT? Или обычные MRCC/SRCC попадались нерабочими?

Пока встречались только у MGT, обычные MRCC/SRCC мертвыми не попадались.

[Flood 12]

37 minutes ago, BSACPLD said:

Fudan - 15 шт. из 110 шт. имеют проблемы с некорректной загрузкой прошивки - верификация не проходит. 13 шт. при минусовой температуре -10...-20 градусов, 2 шт. при 15 градусах.

Т.е. такое качество у обычного, не поддельного Фудана? Или это был контрафакт? (китайский контрафакт китайского контрафакта, нда...)

34 minutes ago, makc said:

При условных НУ и комнатной температуре -1 вполне может разогнаться до -2, но вот при повышении температуры всё потом может выйти из-под контроля.

Я когда-то давно провел одиночный эксперимент с Кинтексом - запаял в плату с PCIe gen2 x8 (для этого должен был быть чип -2) чип-единичку. И линк на PCIe вообще не поднимался, никак. Варианты прошивок на gen2 x4 и gen1 x8 работали нормально. Заменил чип на -2 и gen2 x8 заработал.

Был удивлен, особого значения не придал, задачи отличать спидгрейды тогда не было. Но подумал что внутри могут быть какие-то спид фузы, наглухо запрещающие работу определенных конфигураций.

2 hours ago, makc said:

Мы для себя выбрали функциональные тесты, благо панели для BGA стоят не очень дорого - около 35 т.р. на Али (порядка 250 баксов + доставка + накладные).

Впаиваемые в отверстия панельки типа Yamaichi не рассматривали?

[Flood 12]

46 minutes ago, makc said:

забивает массивом типовых ячеек из LUT+FF большую часть кристалла и гоняет по этой цепочке данные

Такую прошивку делаете обычным способом, генерацией логических цепочек в HDL? Требуется ли ручное участие или доп флурплан, чтобы такое нормально разводилось? М.б. есть что-то почитать на эту тему (в том числе, как грамотно забить весь кристалл и не потонуть на P&R)?