[RR2021 1]

Занимаюсь сейчас конфигурацией ацп через dma

обнаружил эту самую  Sample time configuration  если я правильно понял это скорость с какой АЦП выдаёт результаты 

вот что пишут про неё в мануале в мануале 

11.4.8. Sample time configuration

The number of CK_ADC cycles which is used to sample the input voltage can be specified by the SPTn[2:0] bits in the ADC_SAMPT0 and ADC_SAMPT1 registers. A different sample time can be specified for each channel. For 12-bit resolution, the total sampling and conversion time is “sampling time + 12.5” CK_ADC cycles.

Example:

CK_ADC = 14MHz and sample time is 1.5 cycles, the total conversion time is “1.5+12.5” CK_ADC cycles, that means 1us.        



А вот какие есть варианты настроек 

/* adc_samptx register value */
#define SAMPTX_SPT(regval)               (BITS(0,2) & ((uint32_t)(regval) << 0))     /*!< write value to ADC_SAMPTX_SPT bit field */
#define ADC_SAMPLETIME_1POINT5           SAMPTX_SPT(0)                               /*!< 1.5 sampling cycles */
#define ADC_SAMPLETIME_7POINT5           SAMPTX_SPT(1)                               /*!< 7.5 sampling cycles */
#define ADC_SAMPLETIME_13POINT5          SAMPTX_SPT(2)                               /*!< 13.5 sampling cycles */
#define ADC_SAMPLETIME_28POINT5          SAMPTX_SPT(3)                               /*!< 28.5 sampling cycles */
#define ADC_SAMPLETIME_41POINT5          SAMPTX_SPT(4)                               /*!< 41.5 sampling cycles */
#define ADC_SAMPLETIME_55POINT5          SAMPTX_SPT(5)                               /*!< 55.5 sampling cycles */
#define ADC_SAMPLETIME_71POINT5          SAMPTX_SPT(6)                               /*!< 71.5 sampling cycles */
#define ADC_SAMPLETIME_239POINT5         SAMPTX_SPT(7)                               /*!< 239.5 sampling cycles */

 

я никак не могу найти где написано а что будет если она самая  высокая или наоборот самая  низкая 

 

Отсюда вопрос всегда ли можно выбирать самый быстрый режим , и зачем тогда вообще нужны медленные, пускай он себе лупит  ???

 

 

        

Изменено 29 августа, 2023 пользователем haker_fox
Для оформления кода есть кнопка <>.

[Arlleex 190]

17 минут назад, RR2021 сказал:

Отсюда вопрос всегда ли можно выбирать самый быстрый режим , и зачем тогда вообще нужны медленные, пускай он себе лупит  ???

Все сильно зависит от выходного сопротивления источника сигнала, который собираетесь семплировать.

Немножечко подробнее - в даташите в разделе циферок про АЦП.

Если медленные были бы не нужны - значит их и никогда бы не предусматривали.

[jcxz 243]

17 минут назад, RR2021 сказал:

Отсюда вопрос всегда ли можно выбирать самый быстрый режим , и зачем тогда вообще нужны медленные, пускай он себе лупит  ???        

Медленные нужны например в том случае, если хотите уменьшить потребление тока от измеряемой цепи (если измеряемая цепь - высокоомная).

[Сергей Борщ 143]

Это не скорость оцифровки. Это время выборки, т.е. время заряда емкости устройства выборки-хранения (УВХ, Sample-and-Hold circuit) до напряжения, отличающегося от входного не более чем на половину веса младшего разряда. Время заряда этой емкости определяется выходным сопротивлением источника сигнала (включая сопротивление ключа на входе АЦП) , емкостью накопительного конденсатора УВХ (Sample-and-Hold capacitor) и весом младшего разряда результата. Время выборки добавляется к времени преобразования, которое, в свою очередь, определяется необходимой разрядностью результата. Отсюда следует, что чем больше время выборки, тем большее сопротивление может иметь источник сигнала при данной разрядности результата или тем большую разрядность можно получить при данном выходном сопротивлении источника сигнала. И чем больше время выборки - тем ниже максимальная частота преобразования, которую можно получить.

[haker_fox 61]

Если есть желание разобраться глубже, вот статья Ридико Л. И. на закуску.