[malinka 0]

Доброго времени суток.

Необходима разработка FPGA устройства с 2 портами 10G SFP+ (возможно использовать и более быстрые интерфейсы вроде QSFP+), для программно определяемого задержания сетевых пакетов на определенную величину. (аппаратный симулятор задержек)
Работать должно по принципу 2 связанных портов, между которыми добавляется программная задержка. Максимальная величина задержки от 1 до 1000мс, и может быть настроена. Устройство должно кэшировать приходящие данных по портам в локальную память (DRAM), после чего с учетом задержки отправлять в связанный порт. Хочу уточнить что это не попытка создать уменьшенный канал по ширине, а именно внесение временных задержек в отправку-получение данных. Ширина канала при этом должна быть 10Gbps.

Конечное устройство может быть как в виде уже готовой PCIe FPGA картой с загруженным битстримом, так и какой-либо отладочной FPGA платой для возможности установки в корпус 1RU.

Просьба писать отклики в личные сообщения с указанием своего опыта работы и контактами.

Спасибо.

[destroit 17]

3 часа назад, malinka сказал:

Необходима разработка FPGA устройства с 2 портами 10G SFP+ (возможно использовать и более быстрые интерфейсы вроде QSFP+

Тут гораздо более скоромные лишенцы, без озвучивания уровня вознаграждения, пали-в-прах ... вы-то, когда озвучивали всё-выше-изложенное на что рассчитывали ? Что-тут=голодают ? Нет, не видел, ни одного специалиста с кружкой -вна-паперти ...Прайс, озвучь-те .

[MIkler 0]

Добрый день,

А почему нельзя сделать это штатными средствами сервера в которую NIC установлена c двумя портами?

[Flood 12]

6 hours ago, MIkler said:

Добрый день,

А почему нельзя сделать это штатными средствами сервера в которую NIC установлена c двумя портами?

Вероятно, стабильность вносимой задержки не будет достаточно точной

[MIkler 0]

15 hours ago, Flood said:

Вероятно, стабильность вносимой задержки не будет достаточно точной

Точность в не синхронном интерфейсе, относительна. DPDK позволит сделать все что надо.