[quato_a 3]

12 hours ago, BSACPLD said:

...есть jfm7a200t4...

 

это типа аналог Artix 200? если да, то мне кажется разумнее использовать K325 fudan или bmti, на них заявляют, что не нужно будет столько париться со сборкой

[BSACPLD 15]

14 hours ago, quato_a said:

это типа аналог Artix 200? если да, то мне кажется разумнее использовать K325 fudan или bmti, на них заявляют, что не нужно будет столько париться со сборкой

Если не париться со сборкой, то только BMTI - там вообще патчи не нужны.

У K325 Fudan такой же геморрой со сборкой как и у JFMK50T4 - в инструкции по сборке те же самые пункты что и для 50.

Ну и опять же смотря что собирать.

Если без GTP/PCIe, то и у Fudan нет особых проблем со сборкой. А вот если они нужны, тогда да.

[tegumay 4]

https://www.gazeta.ru/science/news/2023/03/15/19971067.shtml?utm_source=yxnews&utm_medium=desktop
походу журналюга тиснул фото платы взятое из воздуха, но те не менее..

[makc 229]

19 минут назад, tegumay сказал:

https://www.gazeta.ru/science/news/2023/03/15/19971067.shtml?utm_source=yxnews&utm_medium=desktop
походу журналюга тиснул фото платы взятое из воздуха, но те не менее..

Слова 

Цитата

 У нас есть экспериментальные результаты, указывающие на перспективы создания такого источника излучения на основе ксенона. 

Говорят сами за себя. Т.е. нет даже кирпичей и бетона, но уже есть перспектива создать литограф класса "аналоговнет". Хм... У меня тоже есть перспектива стать пианистом с мировой известностью, но всё никак не могу себя заставить купить пианино. 😉

[Flood 13]

37 minutes ago, tegumay said:

походу журналюга тиснул фото платы взятое из воздуха, но те не менее..

Ну почему же из воздуха - из соседней статьи:

https://www.gazeta.ru/tech/news/2023/03/03/19881823.shtml

Правда, фотка все равно заимствованная

[МакроГрупп 3]

Добрый день коллеги.

Будем проводить вебинар по китайским плисинам и отладкам 17 мая 2023 г. в 10:00.

Бесплатно но с регистрацией. 

Подробнее

[BSACPLD 15]

Коллеги, вопрос кто уже разводил PCIE на Fudan.

Вы делали line reverse при разводке?

На первой версии платы под m.2 у меня было без line reverse и все прекрасно работало.

Хотя по спецификации PCIE line reverse нужен.

Вот я и не пойму, то ли у меня компьютер сделал line reverse при установке линка, то ли у Fudan он уже сделан на уровне распиновки.

В примерах схем у Fudan, которые я получил уже после разработки и изготовления своей платы, PCIE тоже без line reverse.

Сейчас просто сделал новую версию платы уже под обычный PCIe x4 слот и думаю, оставить как есть или сделать line reverse...

[tegumay 4]

работает - не трогай

по идее это все при начальном подключении определяется.

For PCIe you should not have to worry about the polarity at all. During link initialization all PCIe devices are required to detect the polarity of the incoming signals and invert as needed. 

только оконечное устройство тоже должно поддерживать это..

только если полярностью какие-то настройки задаются.. (версия PICe к примеру)

[BSACPLD 15]

10 minutes ago, tegumay said:

работает - не трогай

по идее это все при начальном подключении определяется.

For PCIe you should not have to worry about the polarity at all. During link initialization all PCIe devices are required to detect the polarity of the incoming signals and invert as needed. 

только если полярностью какие-то настройки задаются.. (версия PICe к примеру)

Речь шла не про полярность, а про реверс.

Т.е.

0 <-> 0

1 <-> 1

2 <-> 2

3 <-> 3

или

0 <-> 3

1 <-> 2

2 <-> 1

3 <-> 0

[tegumay 4]

 

According to section 4.2.4.10.1 of the PCIe 3.0 Base Specification:

Support for Lane reversal is optional.

• If implemented, Lane reversal must be done for both the Transmitter and Receiver of a given Port for a multi-Lane Link.

• An example of Lane reversal consists of Lane 0 of an Upstream Port attached to Lane N-1 of a Downstream Port where either the Downstream or Upstream device may reverse the Lane order to configure a xN Link.

So according to that second point, either the Downstream of Upstream device can reverse the lane order.

Later on, in section 4.2.6.3.2.2, it discusses example cases for lane reversal. In the main example, it is written:

A x8 Upstream Port is presented with Lane numbers that are backward from the preferred numbering. If the optional behavior of Lane reversal is supported by the Upstream Port, the Upstream Port transmits the same Lane numbers back to the Downstream Port.

Otherwise the opposite Lane numbers are transmitted back to the Downstream Port, and it will be up to the Downstream Port to optionally fix the Lane ordering or exit Configuration.

Interpreting this further, as long as at least one of the devices supports lane reversal a link can be established.

If lane reversal is needed, and the upstream device (closest to the RC) is capable of doing it, then it will always be the one to do the reversal regardless of whether or not the downstream device supports it.

---

The link process is something like:

1. The downstream port tells the upstream port its preferred ordering.

2. The upstream port will try to match that request

   1. If the upstream was able to match the lanes requirement, either by using its preferred layout, or by reversing the lanes. It will echo back to the downstream port the corresponding mapping.
   2. Otherwise if the ordering cannot achieved (i.e. upstream doesn't support lane reversal), then it is left to the downstream port to try to reverse the lanes. The upstream port will echo back a reversed mapping.

3. The downstream port will check what lane mapping the upstream port is echoing.

   1. If the echo matches the preferred mapping, a link is established.
   2. Otherwise it is now up to the downstream port to reverse the lane mapping. If it supports lane reversal it will now tell the upstream port a reversed lane mapping and a link is established.
   3. If the downstream cannot reverse the lanes, a link cannot be established.

[diogenus 0]

Друзья, кто-нибудь знаком с хорошенькой китайской плисиной с АЦП и FLASH на борту? Ну, даже и не очень китайской. Да, MAX10 знаю, но может есть альтеранатива какая, другая.. Gowin GWV. Кто-нибудь "REQUEST SAMPLE" делал? Получилось?

Изменено 21 июля, 2023 пользователем diogenus

[_4afc_ 26]

2 hours ago, diogenus said:

Друзья, кто-нибудь знаком с хорошенькой китайской плисиной с АЦП и FLASH на борту? Ну, даже и не очень китайской. Да, MAX10 знаю, но может есть альтеранатива какая, другая.. Gowin GWV. Кто-нибудь "REQUEST SAMPLE" делал? Получилось?

Почитайте про: Sipeed Tang Nano 4K GW1NSR-LV4C Cortex-M3

если там разведено  - самое простое для пробы.

[makc 229]

5 минут назад, _4afc_ сказал:

Почитайте про: Sipeed Tang Nano 4K GW1NSR-LV4C Cortex-M3

если там разведено  - самое простое для пробы.

АЦП там нет, ЕМНИП. Флеш - есть:

[diogenus 0]

В 21.07.2023 в 14:23, _4afc_ сказал:

Почитайте про: Sipeed Tang Nano 4K GW1NSR-LV4C Cortex-M3

если там разведено  - самое простое для пробы.

Немного вот такая - GW5A-25 с АЦП достаточно малогабаритная 6х6 мм, но без FLASH. Потом Intel MAX 10 10M04 (8х8 мм) и LFCPNX-50 от Lattice (9x9). Все c FLASH. Хотя, всё это уже SoC, одноплатники по сути.. Вот так - сам спросил сам ответил. Коэффициент полезности 200%. Молодец какой..

Изменено 28 июля, 2023 пользователем diogenus

[_4afc_ 26]

4 hours ago, diogenus said:

Немного вот такая - GW5A-25 с АЦП достаточно малогабаритная 6х6 мм, но без FLASH. Потом Intel MAX 10 10M04 (8х8 мм) и LFCPNX-50 от Lattice (9x9). Все c FLASH. Хотя, всё это уже SoC, одноплатники по сути.. Вот так - сам спросил сам ответил. Коэффициент полезности 200%. Молодец какой..

GW5A-25 пока в прожектах, ждём как выйдет. Может и в этом квартале.

Говорят можно сделать сигма-дельта АЦП из любого LVDS входа - тогда подойдёт любая ПЛИС с флеш.