Jump to content
    

Схема логического элемента с третьим состоянием

Здравствуйте! Подскажите пожалуйста, как бы выглядела схема, логического элемента прикрепленного к теме. Я примерно представляю, что должны быть последовательно подключены 2 транзистора, к базе которого подводим сигнал In, а к другому Enable. И если Enable = логической 1, то второй транзистор будет закрыт и на выходе мы будем получать In. А если Enable = логический 0, то транзистор будет открыт и насколько я понимаю на выходе мы получим Z. 

Если я полностью неправ, исправьте и пожалуйста объясните, как работает схема. 

Безымянный.png

Share this post


Link to post
Share on other sites

Вот тут на 3-й странице Вас ждёт схема HC125.
http://www.sycelectronica.com.ar/semiconductores/74HC125.pdf

Там же есть описание работы.

Edited by GenaSPB

Share this post


Link to post
Share on other sites

9 часов назад, GenaSPB сказал:

на 3-й странице Вас ждёт схема HC125

Там схемы с ошибками, т.е. для врагов. К тому же, автору явно нужны не КМОП, а на биполярных транзисторах:

 

https://www.ti.com/lit/ds/symlink/sn74ls125a.pdf

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

×
×
  • Create New...