[Uladzimir 60]

ну, вряд ли. Разве что библиотеку формировали из Vault.

укажите другой источник 

 

[logotip1 0]

22 минуты назад, Uladzimir сказал:

ну, вряд ли. Разве что библиотеку формировали из Vault.

укажите другой источник 

 

Так в том и загвоздка, что этот источник постоянного ко всем компонентам на плате нужно указывать...

Библиотеку составлял, загружая футпринты из вкладки "поиск компонентов". Потом создавал интегрированную библиотеку.

[Uladzimir 60]

Ну так вставляли получается не из интегрированной, а из Vault/ а писали из конкретной (имелось ввиду из локальной?)

Гдето писали недавно как оптом сделать.
сходу не припомню.

[Uladzimir 60]

Выделите не один, а несколько --- там также меняется, для всех выделенных

[logotip1 0]

34 минуты назад, Uladzimir сказал:

Выделите не один, а несколько --- там также меняется, для всех выделенных

Я это делал. Вопрос в том, чтобы исключить такие манипуляции - много времени уходит.

И что странно - в библиотеке есть компоненты, которые имею нужное значение в меню Source. Т.е вручную ставить ничего не надо, но большинство именно автоматом Altium Vault ставит и всё... Файлы компонентов все скачал с встроенного поиска компонентов. Но вот часть "работает" как нужно, а часть через "одно место"...

[Uladzimir 60]

Откуда берете, то и ставит.
если использовать свое, то либо там манипуляции либо на уровне библиотеки.
я всегда копирую компонет в свою, отвязываю от Vault, довожу  нужные параметры и потом вставляю из своей библиотекі --- проблем нету.
 

в локальной библиотеки отвяжите от Vault і потом обновіте на схеме 

[Zlumd 0]

У меня все десигнаторы в слоях Top/Bottom Designator.
Но Draftsman почему-то умеет брать десигнаторы только из Top/Bottom Assembly.

Как заставить Draftsman брать десигнаторы из Top/Bottom Designator? Ведь этот слой придуман как раз для десигнаторов.

[Uladzimir 60]

положение текста на PCB и чертеже может не совпадать. Более того на PCB может отсутствовать.
Но если есть такое желание -- откройте просто их отображение

 

[Zlumd 0]

27 минут назад, Uladzimir сказал:

положение текста на PCB и чертеже может не совпадать. Более того на PCB может отсутствовать.
Но если есть такое желание -- откройте просто их отображение

 

Десигнаторы с шелкографии не подходят.
Хотел использовать десигнаторы с Designator Layer, но понял, что это тупиковый путь, так как при удалении компонента из варианта запайки, десигнатор из Designator Layer в Draftsmane почему-то остаётся на месте.
Единственный вариант сделать нормальную документацию - выбрать тип десигнатора Center/Fit. Плохо, что такие десигнаторы нельзя поворачивать на произвольный угол и нельзя делать выноски, привязанные к десигнатору, чтобы выноска тоже удалялась, если компонент Not Fitted.

[Uladzimir 60]

То есть вы сами сделали механические слои?
включите нужный на вкладке Layer

 

[peshkoff 24]

В 24.03.2023 в 18:44, Murzik_6011 сказал:

 

Контроль по этому правилу не работает в Вашем случае). Контролируется только отсутствие соединения, а не его ширина. Залезайте в правила по ширине дорожек и включите "галку" - "Check Min/Max Width for Physically Connected Cooper..."

на приведенном примере нет проводника. и вопрос в том, как проконтролировать отсутствие проводника.

конечно, если кто-то там провел проводник 0.01мм, то и его нужно контролировать. но от тотальной глупости правилами не защититься

В 24.03.2023 в 19:26, Murzik_6011 сказал:

Проходил), слишком много будет ошибок. Мой вариант не такой логичный, но очень рабочий).

значит исправлять надо. но у всех свои методы, конечно.

[Zlumd 0]

2 часа назад, Uladzimir сказал:

То есть вы сами сделали механические слои?
включите нужный на вкладке Layer

Да. Так я тоже делал. Но если компонент Not Fitted в выбранном варианте, то его десигнатор почему-то остаётся на месте. Хотя по логике должен удалиться.

[AnnSchr 0]

Коллеги, подскажите, можно ли научить Via Stitching не размещать отверстия в местах, где металлизация вырезана с помощью Polygon Pour Cutout?

И задача-минимум - хотя бы расстановка отверстий только на полигоне, полигон имеет вырез по краю платы. Или здесь можно только фигурно очертить область для Via Stitching?

Изменено 27 марта, 2023 пользователем AnnSchr

[Uladzimir 60]

На краю платы для Via задайте зазор через правіло BoardOutlineClearance

[AnnSchr 0]

9 minutes ago, Uladzimir said:

На краю платы для Via задайте зазор через правіло BoardOutlineClearance

Вырез криволинейный, к сожалению