[dumb 1]

On 5/27/2021 at 9:30 AM, Nick_K said:

Давеча попался на глаза неплохой ресурс. Кратко описаны все этапы их задачи и необходимость, без привязки к тулсету (в основном):

vlsi-backend-adventure

Есть кое-какие небольшие опечатки и неточности, но для старта подойдёт. И да, если нет никакого опыта разработки хотя-бы на FPGA это катастрофически тёмный лес. Боюсь Вы даже не поймёте и половины из описанного.

За ссылку спасибо - как-нибудь на досуге почитаю, чем же занимаются наши суровые мужики в pd-группе :)

[dvladim 0]

20 часов назад, Nick_K сказал:

Вы несколько утрируете. Данные понятия, как и некоторые упомянутые ранее, справедливы для конкретной области (automotive) либо в сугубо профессиональной области - никак не для своего чипа на бесплатном вафере от Гугла.

Не совсем. Я, конечно, хотел сказать, что в одиночку поднимать все это очень непросто, хотя и возможно.

Эти этапы вполне стандартны для любой цифровой схемы, да и аббревиатуры вы все эти знаете не хуже меня. (PnR - Place and route, CTS - Clock Tree Synthesis (чего нет в FPGA, но есть в ASIC), DFT - design for testability (вставка тестовых цепочек), ATPG - Automatic test pattern generation (генерация тестовых векторов), STA -Static timing analysis)

Но в этом списке действительно нет специализированных этапов, а для бесплатного чипа от гугла приведенные выше этапы очень даже имеют смысл.

[Nick_K 0]

18 hours ago, dvladim said:

DFT - design for testability (вставка тестовых цепочек), ATPG - Automatic test pattern generation (генерация тестовых векторов)

Извиняюсь за опечатку, я имел ввиду конкретно тестирование. Для бытового или юзер-онли, данные процедуры ну вообще никак не нужны. Всё остальное понятное дело обязательно.

[topor_topor 0]

А какая конечная цель поставленного вопроса? 

Ответ будет сильно зависеть от цели. Гдето в пределах от  freeware до 200К.уе за лицензию в год..... 

Если просто чето узнать про топик, то инфи валом. Гугл с Амазоном помогут. Чтото типа:

https://www.chipverify.com/verilog/asic-soc-chip-design-flow

[AntonGaribov 0]

Здравствуйте, уважаемые спецы. С Новым годом всех!

У меня похожие вопросы, как и у автора, поэтому не стал мусорить форум тавтологией.

Честно скажу, не нашел в инете достойных ответов, поэтому мне приятней спросить вживую.

Имеется конкретная цель – разработка устройства, в основном цифрового, но и с элементами аналога. Идея продумана, грубая блок-схема тоже есть, функционал узлов известен. В идеале вижу свою микруху в виде SoC, но нет никакого опыта в этом направлении. Все прекрасно понимаю. Пока присмотрел готовые процессоры с периферией на кристалле типа NXP MX8, Intel Atom, Renesas.

Почитав данную ветку форума, так и не понял какая софтина для чего... Распыляюсь, не могу определиться.

Поэтому будут вопросы:

1. dumb писал:

Цитата

традиционно 3 кита софта для разработки микросхем это Cadence, Synopsis и Mentor Graphics (нынче Siemens EDA). 

Уважаемые господа, мог бы кто-нибудь сказать пару слов, что это за киты и для чего используются? Вижу у Cadence много продуктов, но так и не понимаю для чего каждый из них нужен. И все ли нужны?

2. Насколько я понимаю, для проектирования ИС, да и вообще схем очень не помешал бы симулятор. Какой можете порекомендовать? Чтоб легко можно было найти документацию и обучающие материалы. Может из пункта 1 что-то?

3. Советуете ли вы начать с ПЛИС? Есть ли в этом прок для моего случая?

4. Насколько это дорого, долго и сложно в воплощении своей ИС?

Я индивидуальный разработчик, продукция планируется очень мелкосерийная, примерно штук 20-30 в месяц.

Сложность обучения для меня не проблема, проблема выбора оптимальной среды разработки и цены за это все!

 

-----

С уважением,

Антон

[Losik 1]

1. 3 - кита, это 3 основных производителя ПО для проектирования микросхем. Программ у них много, они заточены под определенную задачу или область проектирования. Например Cadence virtuoso для проектирование схем и топологий аналоговых схем, Cadence Spectre для моделирования аналоговых схем, Cadence Xcelium для моделирования цифровых схем, Cadence Genus для синтеза цифровых схем, Cadence Innovus для проектирования топологии цифровой схем и еще программ 10. У остальных компаний есть соответствующее ПО тоже. Обычно работают только в ПО от одной компании но бывают и смешанные маршруты проектирования.

2. Из коммерческих Cadence Xcelium, Synopsys VCS, Mentor Modelsim. 

3. Реализация в плис прототипа бесплатна по сравнению со стоимостью проектирования ИС. Если идея стоящая то и в виде ПЛИС её купят.

4. ПО для проектирования цифровой микросхемы для одного человека будет стоить от 100k$ в год. Изготовление в 130nm ~15k$ - 50 чипов, корпусирование скажем 50$ штучка. Зарплаты сотрудникам.

5. В среднем аналого-цифровой чип проектируется 4 месяца. стоимость от 50k$ в указанные сроки. 

Проектировать можно и в бесплатном ПО + найти проектировщиков готовых работать за идею, сможете минимально снизить затраты на проектирование.

Чтобы снизить стоимость изготовления, запуститься через университет, для них есть скидки.

 

[dumb 1]

17 hours ago, Losik said:

5. В среднем аналого-цифровой чип проектируется 4 месяца. стоимость от 50k$ в указанные сроки.

 

Ну не знаю, сколько работаю, меньше полугода никогда не было, а скорее месяцев 9-12 от начала и до тейпаута

[Avex 1]

Все тулы не выучишь. На мой взгляд, надо изучить минимальный набор достаточный для тейпаута, причем сразу отталкиваться от стоимости лицензий.

К примеру, если нужно немного цифры задешево, то я бы попробовал такую связку - условно бесплатный квартус с моделсимом для верилога, а цифровой маршрут - лицензия кеденс vdi - включает в себя и синтезатор, p&r и тайминг сайнофф. Плюс калибре лвс/дрц для физ. сайнофф. Итого ... 8 тулов: modelsim, genus, innovus, voltus, tempus, qrc, calibre drc/lvs. Думаю в 70-100$к можно уложиться. А если брать лицензии в аренду на пару месяцев перед тейпаутом, а чип делать на пиратках, то и того меньше. Но изучать тулы в одиночку с нуля - утопия, на мой взгляд. Особенно если будет аналог (плюс еще пара тулов, и сложность х5).

Есть люди, которые осилили маршрут с нуля, но таких можно по пальцам пересчитать (к примеру, SM здесь на форуме), но начинали они с простых технологий ~180нм или выше. 

[baumanets 12]

По организационным вопросам тема была здесь:

 

[Plain 168]

Наверное тоже по теме вопрос — в большей степени на цену чего-то очень-очень массового влияет техпроцесс или площадь?

[oratie 0]

Если "очень-очень массового", то площадь определяет цену. Если объемы маленькие, то в зависимости от техпроцесса стоимость масок может играть определяющую роль.

[Plain 168]

Просто есть пара идей на тему простого и медленного цифро-аналогового кристалла, 12 В 500 мВт, и я могу его целиком по биполярной технологии расписать, но цифровую часть на КМОП было бы проще.

[yes 5]

On 1/5/2022 at 2:21 PM, AntonGaribov said:

3. Советуете ли вы начать с ПЛИС? Есть ли в этом прок для моего случая?

дык proof of concept. идея и грубая блок схема не совсем то, за что готовы будут платить деньги теоретические инвесторы. да и если самому на коленке ваять, то сразу делать "микросхему" без какого-то прототипа (даже как я понимаю вообще аналога).

ну и ПЛИС - это оценка чего понадобится от микросхемы - какую технологию, частоты, размер кристалла и т.д.

------------

то описание, которое даете вообще ни о чем - ПЛИС может быть и за два доллара (iCE40 какой-нибудь) и за 20 тыщ (Стратиксы или Ультраскейлы) - соответственно и класс задач, который можно ими покрыть отличается.

если совсем общую рекомендацию давать - возьмите готовую плату с SOC (Zynq или Циклон с ARM-ом внутри) к нему припаяйте аналоговую часть, останется запрограммировать ПЛИС и процессор :) 

[yes 5]

4 hours ago, Plain said:

Наверное тоже по теме вопрос — в большей степени на цену чего-то очень-очень массового влияет техпроцесс или площадь?

техпроцесс влияет на потребление (причем динамическое). если плевать, то чем грубее техпроцесс, то тем дешевле будет. там и разработка (комплект струментов) проще и кремневые вафли дешевле и т.д. 

тоже конечно без ТЗ непонятно, но если счет цифры идет на килогейты, а аналог на КМОПе - то самое простое брать 130нм LP или SOI у какого-нибудь GF 

на всякий случай

https://europractice-ic.com/schedules-prices-2022/

https://themosisservice.com/foundry-services

5 hours ago, Plain said:

Наверное тоже по теме вопрос — в большей степени на цену чего-то очень-очень массового влияет техпроцесс или площадь?

еще раз прочитал вопрос :) 

если переформулировать вопрос - засовывая одинаковый функционал в разные техпроцессы и получая разные площади (чем лучше техпроцесс тем меньше площади) где мы получим минимум стоимости за чип при массовом производстве (?)

сильно предполагаю, что если массовое это 100К-1М то на самом краю диапазона (то есть худший техпроцесс, максимальная площадь кремния)  - там могут быть краевые эффекты - типа каких-то эксклюзивных свойств грубых технологий (ну типа - за антикварную вещь придется доплатить) - но в любом случае - на самой грубой из массово доступных технологий

[Plain 168]

27 минут назад, yes сказал:

без ТЗ непонятно

Порядка 200 триггеров 1 МГц и постоянные 300...500 мВт (поэтому возможна реализация логики на I2L), и теплоотвод будет большой, но полагаю, что минимальная площадь кристалла таки ограничивается тепловым сопротивлением. Объём — как минимум 1 млн. в месяц.