[KeisN13 11]

Сборка софт процессора MicroBlaze от Xilinx на русском в пошаговом режиме с огромным количеством картинок в нескольких частях:

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 1.

 

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.

 

Программирование загрузочной FLASH для запуска MicroBlaze

 

Подключение подсистемы памяти к MicroBlaze (MIG 7 Series)

 

 

Quote

 

 

[lennox 0]

5 hours ago, KeisN13 said:

Сборка софт процессора MicroBlaze от Xilinx на русском в пошаговом режиме с огромным количеством картинок в нескольких частях:

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 1.

 

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.

 

Программирование загрузочной FLASH для запуска MicroBlaze

 

Подключение подсистемы памяти к MicroBlaze (MIG 7 Series)

 

 

 

+1 в карму)

а инструкции для новых ядер cortex-m от арма нету?

[KeisN13 11]

1 hour ago, dcs said:

+1 в карму)

а инструкции для новых ядер cortex-m от арма нету?

Так там же вроде видео записанное как его настроить/встроить 

 

https://www.youtube.com/watch?v=kSaQJGSu-yI&list=PLgyFKd2HIZlZcE2MNB-wxcUGUhWDM23bT

 

Ну и вот еще новость была

http://fpga-systems.ru/news/vebinar_kak_razvernut_cortex_m_na_fpga_xilinx/2019-02-06-63

Изменено 23 июля, 2019 пользователем KeisN13

[Doka 4]

On 7/23/2019 at 2:47 PM, dcs said:

а инструкции для новых ядер cortex-m от арма нету?

регаетесь на сайте АРМ - там помимо самих ядер( которые FYI в вивадо не идут по дефолту) есть пдфки с гайдами и, ЕМНИП, лабами/step-by-step instruction

[axiieflex 0]

Жаль что многоядерных Microblaze нету :(

[RobFPGA 35]

Приветствую!

3 hours ago, axiieflex said:

Жаль что многоядерных Microblaze нету :(

Почему же нет - можете хоть десяток-другой  Microblaze влепить в одной FPGA. 

Удачи! Rob.

[axiieflex 0]

Только что, RobFPGA сказал:

Приветствую!

Почему же нет - можете хоть десяток-другой  Microblaze влепить в одной FPGA. 

Удачи! Rob.

Готовых нету :(

[RobFPGA 35]

Приветствую!

26 minutes ago, axiieflex said:

Готовых нету :(

Нут так MB изначально идет замороженным полуфабрикатом. Который готовить надо самому, прожаривая опции и параметры до нужной консистенции и приправляя требуемой периферией.  Что бы было идеально на ваш вкус.   Ну или шеф-повара FPGAшника искать чтобы за вас блюдо системы готовил 

Удачи! Rob.

Изменено 10 августа, 2019 пользователем RobFPGA

[Jul'etta 0]

On 7/23/2019 at 9:36 AM, KeisN13 said:

Сборка софт процессора MicroBlaze от Xilinx на русском в пошаговом режиме с огромным количеством картинок в нескольких частях:

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 1.

 

Разработка процессорной системы на базе софт-процессора MicroBlaze в среде Xilinx Vivado IDE/HLx. Часть 2.

 

Программирование загрузочной FLASH для запуска MicroBlaze

 

Подключение подсистемы памяти к MicroBlaze (MIG 7 Series)

 

 

 

Добрый день! У Вас отличные руководства. У меня вопрос относительно первой части "разработки..", а конкретно насчет 30 рисунка и вышестоящего описания к нему. У входов aux_reset_in и ext_reset_in блока rst_clk_wiz_1_100M полярность всегда задана как ACTIVE LOW. Плюс входы еще и инвертированы. Вы подаете на вход константу 1. Далее она инвертируется в 0 и выходит, что процессор всегда будет в состоянии сброса. Или я ошибаюсь? Поправьте, пожалуйста, если ошибаюсь. Спасибо.

[Raven 11]

On 10/25/2021 at 3:01 PM, Jul'etta said:

Добрый день! У Вас отличные руководства. У меня вопрос относительно первой части "разработки..", а конкретно насчет 30 рисунка и вышестоящего описания к нему. У входов aux_reset_in и ext_reset_in блока rst_clk_wiz_1_100M полярность всегда задана как ACTIVE LOW. Плюс входы еще и инвертированы. Вы подаете на вход константу 1. Далее она инвертируется в 0 и выходит, что процессор всегда будет в состоянии сброса. Или я ошибаюсь? Поправьте, пожалуйста, если ошибаюсь. Спасибо.

Входы ext_reset_in и aux_reset_in как раз для того изображены с кружочками, чтобы показать их инверсную логику (т.е., что они active low). Так что подача на них лог.1 - это подача пассивного уровня, чтобы эти входы не болтались в воздухе (т.е., не были floating). Вернее, это для того, чтобы была определенность с сигналами на этих входах (ведь иначе это сделает Vivado, а зачем же нам лишняя произвольность в таком чувствительном вопросе, как reset).

[Jul'etta 0]

Спасибо за ответ. Я собрала проект (мигание светодиодом и приветствие в консольке) плата Artix ac701. Все делала в соответствии с Вашей статьей ПРОГРАММИРОВАНИЕ ЗАГРУЗОЧНОЙ FLASH ДЛЯ ЗАПУСКА MICROBLAZE, все грузится, выводится сообщение об успешной загрузке, светодиод done загорается, но больше ничего (ни мигания, ни приветствия). И только когда я изменила проект (было как у Вас с блоком constant) на блок utility vector logic (картинку прикрепила) все заработало. Теперь жму  на кнопку reset на плате, все загорается и приветствуется.

Возможно ли, что если поставить на вход RESET все 1 – т.е. нет его, то вивада на этапе синтеза провела какую-то оптимизацию проекта, т.е. не делать сброса никогда – при этом вся логика ресетов из ядра RESET и общего проекта была выброшена?  

[Raven 11]

3 hours ago, Jul'etta said:

Спасибо за ответ. Я собрала проект (мигание светодиодом и приветствие в консольке) плата Artix ac701. Все делала в соответствии с Вашей статьей ПРОГРАММИРОВАНИЕ ЗАГРУЗОЧНОЙ FLASH ДЛЯ ЗАПУСКА MICROBLAZE ...

Ну, для начала, это не мои статьи и не мой сайт. Статьи размещены на сайте уважаемого KeisN13 .

Я просто ответил.

3 hours ago, Jul'etta said:

Я собрала проект (мигание светодиодом и приветствие в консольке) плата Artix ac701. Все делала в соответствии с Вашей статьей ПРОГРАММИРОВАНИЕ ЗАГРУЗОЧНОЙ FLASH ДЛЯ ЗАПУСКА MICROBLAZE, все грузится, выводится сообщение об успешной загрузке, светодиод done загорается, но больше ничего (ни мигания, ни приветствия).

"Все грузится" - что здесь имеется в виду? FPGA грузится, или Microblaze запускается? Он все-таки стартует, грузится и даже зажигает светодиод? Или нет? Если да, значит, с ресета снимается, но потом что-то идет не так.

3 hours ago, Jul'etta said:

И только когда я изменила проект (было как у Вас с блоком constant) на блок utility vector logic (картинку прикрепила) все заработало. Теперь жму  на кнопку reset на плате, все загорается и приветствуется.

Возможно ли, что если поставить на вход RESET все 1 – т.е. нет его, то вивада на этапе синтеза провела какую-то оптимизацию проекта, т.е. не делать сброса никогда – при этом вся логика ресетов из ядра RESET и общего проекта была выброшена? 

Нет, блок "Processor System Reset" не мог соптимизироваться, уже хотя бы потому, что к нему подключены другие источники ресетов: clk_wiz_1 и mdm_1. Причина неработоспособности первого варианта в другом. Если хотите докопаться до сути, поисследуйте соотношение сигналов ресетов (входных и генерируемых блоком формирования системных ресетов), моментов их снятия и начала оперирования Microblaze на шине с помощью ILA. Например, если в системе есть блок SDRAM, то он довольно долго инициализируется, а обратной связи от него к блоку ресетов на приведенном фрагменте я не вижу. Но возможно, что причина какая-то еще более простая.

Умение находить корень проблемы - важная составляющая навыков любого инженера. А тут еще такой удобный инструмент есть - ILA. Так что время не будет потрачено зря.

 

Дополнение. А точно в варианте 1 блок xlconstant_0 генерирует лог.1? Может, все-таки 0? Проверьте в свойствах блока.

[Jul'etta 0]

47 minutes ago, Raven said:

Ну, для начала, это не мои статьи и не мой сайт. Статьи размещены на сайте уважаемого KeisN13 .

Я просто ответил.

оу, поняла.

47 minutes ago, Raven said:

Все грузится" - что здесь имеется в виду? FPGA грузится, или Microblaze запускается? Он все-таки стартует, грузится и даже зажигает светодиод? Или нет? Если да, значит, с ресета снимается, но потом что-то идет не так.

Имеется в виду, что грузится флэш-память, об этом сигнализирует уведомление в окне и светодиод done на плате. Однако процессор как будто "не видит", что ему надо делать (а надо зажечь светодиод и выдать приветствие в консоль).

 

58 minutes ago, Raven said:

Дополнение. А точно в варианте 1 блок xlconstant_0 генерирует лог.1? Может, все-таки 0? Проверьте в свойствах блока.

точно генерируется 1. Проверила.

[Raven 11]

3 hours ago, Jul'etta said:

Имеется в виду, что грузится флэш-память, об этом сигнализирует уведомление в окне и светодиод done на плате. Однако процессор как будто "не видит", что ему надо делать (а надо зажечь светодиод и выдать приветствие в консоль).

Это не загрузка флэш. Показан лог программирования, "прошивки" флэш bit-файлом FPGA (для последующего автоматического конфигурирования FPGA этим проектом после включения питания). Надо все-таки аккуратнее быть с терминологией, а то непонятно, о чем идет речь.

Кстати, а после этой прошивки вы производили загрузку FPGA из флэш? Это можно сделать либо выключив-включив питание платы, либо в этом же инструменте, выбрав в контекстном меню что-то вроде "Boot from configuration FLASH".

[Jul'etta 0]

On 10/27/2021 at 4:58 PM, Raven said:

Кстати, а после этой прошивки вы производили загрузку FPGA из флэш? Это можно сделать либо выключив-включив питание платы, либо в этом же инструменте, выбрав в контекстном меню что-то вроде "Boot from configuration FLASH".

Да, выключала-включала. Ничего не происходило. Но сейчас уже все работает, изменив блоковый дизайн и проделав все те же манипуляции, артикс при старте загружается из флэш-памяти. моргает светодиод и приветствие выводится.