A.V.Avtomat 16 30 марта Опубликовано 30 марта · Жалоба 5 часов назад, Beby сказал: Для длительных Backup предпочитаю качественные HDD (и ни при каких условиях не SeaGate). Да вот, хранишь-хранишь, беды не знаешь, а потом слышишь характерное "икание" механики и понимаешь, что данные потерял ВСЕ и НАВСЕДА Мне даже стало интересно. Лет 25-30 назад я копировал данные с двух дисков CD SGS Thomson (ныне - STM). Попробую сегодня прочитать их... 1 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Мур 1 23 апреля Опубликовано 23 апреля · Жалоба https://www.geekom.ru/minipc-it11/?yclid=4680899536067756031 скинули цену... Видно из-за ущербного охлаждения народ воздерживается... https://www.geekom.ru/geekom-a7/?attribute_pa_%d1%80%d0%b0%d0%b7%d0%bc%d0%b5%d1%80=r7-7840hs-32%d0%b3%d0%b1-%d0%be%d0%b7%d1%831%d1%82%d0%b1-%d1%81%d1%81%d0%b4&yclid=14421069700216389631 эти держат от 67 900р https://habr.com/ru/articles/801837/ обзор AMD варианта Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fguy 4 23 апреля Опубликовано 23 апреля · Жалоба В новостях последнее время часто ругают интелы 13 и 14 серий за то что слишком быстро работают и игры за ними не поспевают - сбоят и падают. Есть ли какой опыт у присутствующих по работе вивады на этих чипах уровня и7 - то же сбоит или виваде гигагерцы не помеха? Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
gibson1980 0 23 апреля Опубликовано 23 апреля · Жалоба На работе неделю назад новый системник с i7-14700 дали, проблем с Вивадами (2019.1 и 2023.2) пока не замечал. Проекты компилятся в 2,5-3 раза быстрее по сравнению с предыдущим компом 2016 года, вроде 7го поколения интел был. Дома GEEKOM Мини IT13 Intel Core i7, проекты компилятся немного медленнее, чем на рабочем, думаю процентов на 10-15, надо замерить как-нибудь. Проект не большой, но: Домашний 2:44+10:04=12:48; Рабочий 2:22+7:30=9:52 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
makc 198 23 апреля Опубликовано 23 апреля · Жалоба 2 часа назад, fguy сказал: В новостях последнее время часто ругают интелы 13 и 14 серий за то что слишком быстро работают и игры за ними не поспевают - сбоят и падают. Есть ли какой опыт у присутствующих по работе вивады на этих чипах уровня и7 - то же сбоит или виваде гигагерцы не помеха? Там скорее другие проблемы (тормоза), т.к. в них есть деление на энергоэффективные (тормозные) и производительные ядра. И из-за недоработок планировщика ОС некоторые быстрые задачи оказываются вытеснены на тормозные ядра, они не тянут и начинает пинг-понг, который не идёт на пользу скорости работы. Для Vivado и т.п. задач это не проблема. Особенно под Linux. На работе разработчики под Windows тоже не замечают проблем с этими новыми процессорами на задачах компиляции проектов и т.п. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dxp 43 24 апреля Опубликовано 24 апреля · Жалоба Помнится, было дело тут на форуме: кто-то скидал простой, но затратный на сборке проект под Quartus (как бы не для Cyclone II), и все желающие могли собрать его на своём железе и выложить результаты -- была какая-то более-менее объективная оценка эффективности сборочной машины. Может тоже так же сделать: скидать проект под Vivado, например, на Artix7-200, и выложить, чтобы все желающие могли попробовать и доложить какие-то более-менее объективные результаты? Показать: конфигурация РС, время сборки в формате: IP ядра. Синтез. P&R. Общее время. Вот только состав проекта надо подобрать, чтобы там не было перекосов, чтобы все компоненты равномерно задейстовались: комбинационная логика, флопы, блочная память, IP ядра (как минимум PLL, а ещё, может PCIe), DSP блоки (но без фанатизма). Может есть что-то готовое на примете? Думается, такое было бы и интересно многим, и полезно. 2 Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 24 апреля Опубликовано 24 апреля · Жалоба 9 hours ago, dxp said: Вот только состав проекта надо подобрать, чтобы там не было перекосов, чтобы все компоненты равномерно задейстовались: комбинационная логика, флопы, блочная память, IP ядра (как минимум PLL, а ещё, может PCIe), DSP блоки (но без фанатизма). Может есть что-то готовое на примете? Хорошо бы простой пример без IP и с одним клоком. Потому как качать и ставить 100ГБ Quartus или Vivado не каждый для тестов захочет... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 24 апреля Опубликовано 24 апреля · Жалоба 1 hour ago, _4afc_ said: Хорошо бы простой пример без IP и с одним клоком. Потому как качать и ставить 100ГБ Quartus или Vivado не каждый для тестов захочет... Берете проект для "обогревателя" расчета хешей для крипты и вот вам готовый тест ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 24 апреля Опубликовано 24 апреля · Жалоба 2 hours ago, RobFPGA said: Берете проект для "обогревателя" расчета хешей для крипты и вот вам готовый тест ... Ну вот например sha256: Artix-7 xc7a200t-3fbg484 2471 LUTs 747 Slices 1930 regs 108 MHz 66 cycles latency что тут имплементировать (2000reg)? DSP и BSRAM не использует... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 24 апреля Опубликовано 24 апреля · Жалоба 1 hour ago, _4afc_ said: что тут имплементировать (2000reg)? DSP и BSRAM не использует... Ну так цепочкой десяток-другой таких блоков пока в FPGA влазит (и будет хватать терпения ждать окончания P&R) ... Самое то для получения числа "попугаев". Ну и зачем вам в тестах на скорость сборки DSP и BRAM? Основная нагрузка и время P&R это именно P&R логики. И желательно логики с большим количеством беспорядочных связей. Так что вcякие хеши и крипта самое. А различные hard IP, DSP, PCie, ... будут только ограничивать применимость данного теста для разных типов FPGA. При сильном желании можно и BRAM задействовать включив опцию синтеза использовать BRAM для маппинга логики. Забив тот же Artix-7 хешами под завязку и поджав констрейном частоту повыше гарантирую "увлекательное" коротание вечеров в ожидании окончания P&R ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
dxp 43 25 апреля Опубликовано 25 апреля · Жалоба Цель -- иметь сравнительную проверку РС железа, поэтому проект нужен один с конкретными настройками. Ровно так было с прошлым тестом. Вполне адекватно показывал производительность железа. BRAM, DSP, PCIe, etc -- это ещё одна "координата": эти аппаратные блоки имеют жёсткое расположение внутри FPGA, что даёт новые вводные для инструментария. В реальных проектах всё это как правило есть, поэтому для адекватности теста такие элементы тоже нужны. И никакая кроссплатформенность тут не нужна. Если хочется иметь тест, который можно собрать на любом тулчейне (Vivado, Quartus, PDS, Gowin и т.д.), то это должен быть совсем другой проект, и показывать он будет тоже нечто другое -- скорее производительность тулчейна, а не эффективность РС железа. Такой тест не должен иметь ничего, кроме логики и регистров. Ну, и на PnR всё равно будут проблемы с констрейнами по распределению пинов. Т.ч. по-любому придётся делать портирование. Моё мнение, такой тест достаточно бесполезен в отличие от предлагаемого варианта по тестированию производительности РС железа. IP ядра -- это блоки, которые могут собираться параллельно, это даёт преимущество многоядерным процам, это хороший тест на эффективность работы с памятью и кэшами в одновременном многоядерном нагруженном доступе. IP ядер в проекте может быть немало (десятки), и их сборка (создание и синтез) занимают время обычно побольше, чем синтез самого проекта. И это хороший способ разгрузить синтез, т.к. IP ядра обычно собираются в OOC режиме. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
RobFPGA 27 25 апреля Опубликовано 25 апреля · Жалоба 52 minutes ago, dxp said: ЗЦель -- иметь сравнительную проверку РС железа, поэтому ... Отлично - цель оценка скорости работы железа PC ... 52 minutes ago, dxp said: BRAM, DSP, PCIe, etc -- это ещё одна "координата": эти аппаратные блоки имеют жёсткое расположение внутри FPGA, что даёт новые вводные для инструментария. Упс ... А тут уже появляется требования к оценке работы инструментария (тулзов) для работой с различными примитивами FPGA. Каким боком наличие или отсутствие hard блоков могут влиять на особенности рабочего PC? Неужели при наличие hard PCie сборка полностью забитого Artix-7 на более медленной машине будет идти быстрее чем без оного на более быстрой? Привязка к BRAM, PCIe MGT ... равно как констрейны размещения лишь упрощают работу тулзов P&R. Но мы ведь не оцениваем их эффективность этого упрощения, мы оцениваем скорость работы железа PC, и наиболее интересен IMHO самый тяжелый случай для этого железа. Хотя опять же - при желании можно набросать в проект любого hard IP "мусора". Нам ведь не нужен рабочий проект, нужно лишь чтобы этот "мусор" не был оптимизирован при синтезе. Но IMHO это лишь трата времени 52 minutes ago, dxp said: Если хочется иметь тест, который можно собрать на любом тулчейне (Vivado, Quartus, PDS, Gowin и т.д.), то это должен быть совсем другой проект, и показывать он будет тоже нечто другое -- скорее производительность тулчейна, а не эффективность РС железа. Я не предлагал сравнивать скорость сборки для разных типов FPGА, я лишь указал что универсальный тест которым можно оценивать скорость сборки разных PC для разных типов FPGA (в разных тулза соответсвенно) не должен иметь специфические hard IP. 52 minutes ago, dxp said: P ядра -- это блоки, которые могут собираться параллельно, это даёт преимущество многоядерным процам, это хороший тест на эффективность работы с памятью и кэшами в одновременном многоядерном нагруженном доступе Так кто мешает - оформляете элементарный блок расчета хеша как IP и или модуль ooc, а дальше дело за generate for ... Хотя по моему опыту и IMHO достоверность оценки "эффективности работы с памяти и кэшами" для тако типа тестов никакая, это все равно что измерять удава не в попугаях, а в слонах ... Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
fguy 4 25 апреля Опубликовано 25 апреля · Жалоба На этом форуме автор предлагал свой проект для тестирования компонентов плис https://opencores.org/websvn/listing?repname=highload&path=%2Fhighload%2F#path_highload_ Если его кто то адаптирует под 200-й артикс и виваду то вполне годный тест и для вивады и потестить саму плис, да и как пример для переноса на другие чипы то же пойдет. Для топовых и7 тест должен собираться минут 30 что бы был запас и на будущее и не шибко долго на более слабых цпу. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
Alex77 4 25 апреля Опубликовано 25 апреля · Жалоба В комплекте с вивадой идут демо примеры. чем они плохи ? осталось только выбрать конкретный пример и "нужный плис". Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
_4afc_ 25 25 апреля Опубликовано 25 апреля · Жалоба 15 hours ago, RobFPGA said: Ну и зачем вам в тестах на скорость сборки DSP и BRAM? Основная нагрузка и время P&R это именно P&R логики. Хотелось, чтоб в алгоритме были: сумматоры/счётчики - которые можно на 100МГц развести на логике, а на 400 на DSP; жирный FSM/case - который можно на 10 слоёв логики положить, а можно на BRAM. 15 hours ago, RobFPGA said: Забив тот же Artix-7 хешами под завязку и поджав констрейном частоту повыше гарантирую "увлекательное" коротание вечеров в ожидании окончания P&R ... 49 minutes ago, Alex77 said: В комплекте с вивадой идут демо примеры. чем они плохи ? осталось только выбрать конкретный пример и "нужный плис". Потому, что например у меня есть возможность ускорить "коротание вечеров в ожидании окончания P&R" не столько поставив процессор на 10ГГц, а взяв другой камень, под который другая среда P&R сделает быстрее. И поскольку рост производительности ПК таков, что мало заметен - то вариант взять другую среду и ускорить таким образом P&R в несколько раз - тоже интересен как вариант. Т.е. задача ускорения синтеза и P&R может быть решена несколькими способами, например: архитектура ПК (частота, кол-во ядер, скорость памяти и диска, ОС); архитектура проекта (логика/HARD_IP); среда разработки (другой или внешний синтезатор/P&R). Когда первый пункт себя исчерпает - хочется иметь возможность продолжить движение по ускорению разработке на ПЛИС. Цитата Поделиться сообщением Ссылка на сообщение Поделиться на другие сайты Поделиться
