Jump to content
    

Чудесное превращение ПЛИС в Asic

А кто ни будь (может НИИ какие, или частные фирмы) делает дизайны для зарубежных заказчиков?

В европах достаточный спрос как на аутсорсинг: верификацию, цифровой, аналоговый дизайн, так и на дизайн и изготовление готовых чипов (миксид сигнал чаще).

 

 

Share this post


Link to post
Share on other sites

17 hours ago, topor_topor said:

А кто ни будь (может НИИ какие, или частные фирмы) делает дизайны для зарубежных заказчиков?

В европах достаточный спрос как на аутсорсинг: верификацию, цифровой, аналоговый дизайн, так и на дизайн и изготовление готовых чипов (миксид сигнал чаще).

Регаешься в налоговой, закидываешь 10 тыс. в уставной капитал ООО, открываешь счета в банках и вперёд.

Все в твоих руках. Советую только русский подтянуть, а то сотрудники подтрунивать будут.

Share this post


Link to post
Share on other sites

Привет, профессионалы!

Имеется проект Virtex6 240 000 ячеек, полностью РТЛ (без IP-ядер). Задействована большая часть блоков памяти, DSP и несколько PLL.
Хочется все это затолкать в АСИК. Интересует ориентировочная финансовая сторона вопроса, а именно:
    1. Разовые затраты на проектирование и подготовку производства? (Стоимость услуг дизайн-центра, какие-то платежи на подготовку производства и т. д.)
    2. Теперь, не вкладывая затраты из пункта 1 в стоимость, мы хотим выпустить партию асиков 10-20 тыс. штук. На какую себестоимость чипа можно рассчитывать? (Сколько надо будет заплатить фабрике за выпуск данного количества чипов).

    Понятно что все индивидуально, но, наверняка, имеются люди с опытом, которые дадут близкую к реальности оценку вышеуказанных затрат.

    Пожалуйста, подскажите!

 

Share this post


Link to post
Share on other sites

2 часа назад, Jools сказал:

Привет, профессионалы!

Имеется проект Virtex6 240 000 ячеек, полностью РТЛ (без IP-ядер). Задействована большая часть блоков памяти, DSP и несколько PLL.

Это и есть ядра, DSP -  цифровое, PLL - аналоговое. Проектируются/лицензируются отдельно.

У вас DSP48E1 стоят?

Техпроцесс ставьте 40 нм.

Дизайн-центры дерут берут за свои услуги, сколько хватит наглости. Открыто по ценообразованию вам никто не скажет.

Из той информации, что у меня есть, флагманы с клиентов трясут столько, что за эти денюжки можно организовать клиентам свой ДЦ с пинг-понгом и студентками.

Если кто делает для гражданского сектора и сомневается в котировках и сроках, выставляемых отечественными конторами, свяжитесь со мной.

Однако у меня 3 условия:

1) Обращения принимаются только от юридических лиц. "Я просто спросить", не пойдёт.

2) Разработки для гражданского применения без формы допуска и прочей "военки" и "безопасности".

3) Вы не являетесь  конторами, где я работал.

 

Итого при любом варианте запуска, себестоимость микросхем будет порядка тысяч рублей.

Для снижения себестоимости нужно кратно увеличивать объемы.

Share this post


Link to post
Share on other sites

6 hours ago, baumanets said:

Техпроцесс ставьте 40 нм.

Дизайн-центры дерут берут за свои услуги, сколько хватит наглости. Открыто по ценообразованию вам никто не скажет.

 

причем начинают сразу с комментов :)))

-------------------------

от Jools хотелось бы услышать рабочие частоты, если предположить, что мегагерц двести, то и 130нм может хватить... (сам 6 виртекс 90 нм, учитывая что в ПЛИСине левого кремния 80%, то технология АЗИК явно может быть не тоньше 90, если стараться, то и в 180 можно и может еще толще)

но согласен с тем, что нужно договариваться, причем я бы делал это с импортными конторами или закладывал бы вероятность риска в общение с отечественными

по производству (130нм GF) - скорее всего тестового прогона (идет внагрузку к изготовлению масок) с 3-мя пластинами хватит на 10-20 тыщ. там стоимость где-то 100к евров вместе с масками

ну и сколько отдадите за подготовку к производству - хз,  это типа бизнес. полагаю, у буржуев не меньше 0.5 ляма евров будет - прогон тулзов, штук 5 инженеров (если есть контора, которая специализируется на трансляции ФПГА и имеет готовые аналоги DSP48 / памятей / ПЛЛ - может дешевле, не знаю такой конторы, никогда не транслировал FPGA в ASIC as is - все-таки при такой стоимости код можно и подправить)

еще сделать корпус и вставить - деньги

то есть в 1М евро, если удачно все сложиться можно уложиться и цена будет 50 евро/чип - но это оптимистический прогноз

 

upd: погорячился с виртекс 6 - он все-таки 40nm (а кажется, что так давно его пользовал). но все-равно, считаю, что АЗИК можно сделать для более толстой технологии (причем на несколько поколений)

 

Share this post


Link to post
Share on other sites

С целевой технологией все неоднозначно. С одной стороны, логика в ПЛИС всяко медленнее эсика по эквивалентному процессу. Опять же, в эсике частоты можно вытягивать с помощью дерева клоков. Но, если брать более старую технологию, то может не хватить частот хард-айпи таких как DSP или пады IO. Т.е. надо смотреть и на частоты и на интерфейсы, и на список и параметры хард-айпи блоков. В моей практике было такое, что логика влезала в старый процесс, а вот интерфейс весь был с нарушениями из-за медленных падов.

Искать консультации не советую - пустая болтовня и трата денег. Единственный способ получить результат - это грамотно составить договор. Т.е. на мой взгляд, в российских, да и мировых реалиях, в таких вопросах нужны очень хорошие юристы. Без четко написанного договора вас кинут 99% - либо по срокам, либо на деньги, либо получите 100 МГц вместо 400. Наблюдал неоднократно, как клиента и на дополнительный шаттл разводили (первый в мусор пошел - накосячили), и на оборудование (плис макет, якобы для отладки), и как ставили перед фактом, что производительность вышла раза в два меньше запланированной (облажались с sta). 

Share this post


Link to post
Share on other sites

27 minutes ago, Aleх said:

Без четко написанного договора вас кинут 99% - либо по срокам, либо на деньги, либо получите 100 МГц вместо 400. Наблюдал неоднократно, как клиента и на дополнительный шаттл разводили (первый в мусор пошел - накосячили), и на оборудование (плис макет, якобы для отладки), и как ставили перед фактом, что производительность вышла раза в два меньше запланированной (облажались с sta). 

а это наблюдение по отечественным, азиатским, европейским ... ДЦ?

по моей статистике с цифрой вот ни разу ни в Европе ни в Азии не ошибались, но мы всегда, все-таки, подтверждали симуляцией работоспособность и RTL и нетлиста. с радио (или каким еще нетривиальным аналоговым дизайном) может быть "сразу как в ТЗ может и не получиться" но для этого закладывают деньги на респин и/или саксес-фи

ну и кстати, с ДЦ можно заключить договор, что они доступ к симулятору дадут (да и к любым тулзам) - это вполне практикуется

Share this post


Link to post
Share on other sites

2 часа назад, Aleх сказал:

Искать консультации не советую - пустая болтовня и трата денег.

Возможно, вы не поняли. В связи с особым отношением ко мне, упомянутыми в пункте 3, мои консультации бесплатны.

От демонополизации рынка услуг ДЦ наша микроэлектроника только выиграет.

Share this post


Link to post
Share on other sites

12 hours ago, yes said:

а это наблюдение по отечественным, азиатским, европейским ... ДЦ?

По российским и европейским (+Израиль), работал инженером как на стороне заказчика, так и исполнителя. Здесь надо просто понять позицию обеих сторон. ДЦ заинтересован получить набольшую прибыль. Для этого есть два средства: 1. использовать наименьшее число наименее квалифицированных сотрудников и оборудования (лицензий) 2. затянуть сроки, сделать пару лишних запусков и т.д. Очень важно, что если исполнение ТЗ не прописано жестко, то ДЦ заинтересован в завышении своих возможностей - возьмется за проект, который по каким либо причинам он сделать в полном объеме не сможет. Что из этого следует: если ДЦ дополнительно не мотивирован, то просто из экономических соображений он накосячит ровно настолько, насколько позволит договор. Оставили лазейку - получите 100 МГц вместо 400. Не специально, а потому что 400 потребует гораздо больше усилий. Так что все просто :-)

 

Edited by Aleх

Share this post


Link to post
Share on other sites

17 hours ago, yes said:

причем начинают сразу с комментов :)))

-------------------------

от Jools хотелось бы услышать рабочие частоты, если предположить, что мегагерц двести, то и 130нм может хватить... (сам 6 виртекс 90 нм, учитывая что в ПЛИСине левого кремния 80%, то технология АЗИК явно может быть не тоньше 90, если стараться, то и в 180 можно и может еще толще)

но согласен с тем, что нужно договариваться, причем я бы делал это с импортными конторами или закладывал бы вероятность риска в общение с отечественными

по производству (130нм GF) - скорее всего тестового прогона (идет внагрузку к изготовлению масок) с 3-мя пластинами хватит на 10-20 тыщ. там стоимость где-то 100к евров вместе с масками

ну и сколько отдадите за подготовку к производству - хз,  это типа бизнес. полагаю, у буржуев не меньше 0.5 ляма евров будет - прогон тулзов, штук 5 инженеров (если есть контора, которая специализируется на трансляции ФПГА и имеет готовые аналоги DSP48 / памятей / ПЛЛ - может дешевле, не знаю такой конторы, никогда не транслировал FPGA в ASIC as is - все-таки при такой стоимости код можно и подправить)

еще сделать корпус и вставить - деньги

то есть в 1М евро, если удачно все сложиться можно уложиться и цена будет 50 евро/чип - но это оптимистический прогноз

 

upd: погорячился с виртекс 6 - он все-таки 40nm (а кажется, что так давно его пользовал). но все-равно, считаю, что АЗИК можно сделать для более толстой технологии (причем на несколько поколений)

 

Спасибо за развернутый ответ.  Я понимаю, что расценки расплывчаты, теперь, хотя бы буду видеть некие ориентиры.

Алгоритм в ПЛИС работает на 200МГц. Разгонять не надо.  На самых скоростных падах не более 100МГц. В чистом виде DSP48 не нужен,  необходимо ядро умножителя. Память обязательна. От PLL, скорее всего, тоже можно будет отказаться.

Главное понял, что ориентироваться надо на импортный дизайн центр и тщательно прорабатывать договор.

 

 

Share this post


Link to post
Share on other sites

Всем доброго дня. 

Чисто интересно - ктонить смог таки перевести fpga в asic и начать его производить? 

Или на етапе економики все потеряло смисл? 

Share this post


Link to post
Share on other sites

2 hours ago, topor_topor said:

Чисто интересно - ктонить смог таки перевести fpga в asic и начать его производить?

если прототипирование АЗИКА на FPGA считается, то да (причем знаю еще минимум 3 конторы в Москве).

Share this post


Link to post
Share on other sites

ну вот например, прошлая работа

http://javad.com/jgnss/products/receivers/triumph-ls.html

в той же области еще пара контор в Москве работает и АЗИКи делает

------------

да и много где еще - те же Эльбрусы, которыми у нас принято гордиться, тоже прототипировались в 2000-х на ПЛИС, что сейчас в МЦСТ не знаю, а тогда знакомые работали - хвастались

 

upd: самому интересно стало - все-таки редко публикуются успехи азикостроения - https://www.topconpositioning.com/insights/moore’s-law-and-next-generation-gnss

к этому я не имел никакого отношения, но разрабатывалось в РФ. тут может на ПЛИС и не прототипировали - не знаю.

Share this post


Link to post
Share on other sites

Join the conversation

You can post now and register later. If you have an account, sign in now to post with your account.

Guest
Reply to this topic...

×   Pasted as rich text.   Paste as plain text instead

  Only 75 emoji are allowed.

×   Your link has been automatically embedded.   Display as a link instead

×   Your previous content has been restored.   Clear editor

×   You cannot paste images directly. Upload or insert images from URL.

×
×
  • Create New...