[EvilWrecker 0]

=) простите великодушно.

 

Валяйте.

 

С картинками ознакомился ранее, на гуру не претендую.

я не говорил, что так никто не делает, я говорил что к таким вещам надо подходить предельно аккуратно, но вам виднее, где хамство, а где просто поделиться впечатлением ))). на эту тему поломано много копьев, на этом форуме в том числе.

 

Ох не знаю кто и что тут ломает, видимо способность к нагугливанию объекта дискуссии по простейшим кейвордам. Если так, то медицина бессильна придется довольствоваться только домыслами.

 

З.ы. жалко выглядит когда оппонент использует слово "бред".

 

Ну, на вкус и цвет как говорится - тем боллее назови я я любое другое слово вы бы и его воткнули в порыве обиды. Но сами понимаете, приходится иногда называть вещи своими именами :laughing: .

 

толщину проводника добавил

 

Ага, и теперь зазора нет Однако и такой случай поддается комментированию - вестимо, вы боитесь что сверло уведет и зазор в местах удаления падов неиспользуемых не будет выдержан. Если так, то надо во-первых выяснить как рассчитывалось правило drill-to-copper у вашего завода, а во-вторых(смотря какой ответ выйдет на первый пункт) учесть в случае необходимости величину drill tolerance в соответствующих правилах.

[kappafrom 0]

Ага, и теперь зазора нет Однако и такой случай поддается комментированию - вестимо, вы боитесь что сверло уведет и зазор в местах удаления падов неиспользуемых не будет выдержан. Если так, то надо во-первых выяснить как рассчитывалось правило drill-to-copper у вашего завода, а во-вторых(смотря какой ответ выйдет на первый пункт) учесть в случае необходимости величину drill tolerance в соответствующих правилах.

Ага, зазор потерялся) ну главное, что вы меня поняли.

И мысль связаться с производством звучит разумнее?)

[EvilWrecker 0]

И мысль связаться с производством звучит разумнее?)

 

Разумнее по сравнению с чем?Честно говоря я не подвергал данное действо сомнениям - мой вопрос относится к выигрыше при трассировке.

[kappafrom 0]

:biggrin: :biggrin:

 

А сами в реальном проекте не можете проверить?

Могу, но кто ж знает кто изготавливал платы для этих реальных чужих проектов? А кто как не изготовитель знает все тонкости технологии и последствия пренебрежения ей.

[EvilWrecker 0]

Да не, я имею в виде гораздо более приземленные вещи:

 

- возьмите любой проект, хоть пустой

- поставьте пару переходных без удаления падов

- попробуй провести трассу между ними на внутренних слоях и убедитесь что доступна такая геометрия, когда при удалении неиспользуемых площадок реально провести трассу там, где без этого такое было невозможно.

 

И все :laughing:

 

[ClayMan 0]

Само по себе удаление неиспользуемых площадок - это правильно, насколько я понимаю на производстве это сделают в любом случае. Но использовать освободившееся место на внутренних слоях для трасс/полигонов на мой взгляд будет неверным подходом, т.к. по сути площадки и создаются для того, чтобы учесть возможное "блуждание" сверла и создать надежное соединение.

 

Но, как уже было сказано выше, у каждого свой опыт и свой подход к проектированию, - вполне допускаю, что есть те, кто считает иначе.

[kappafrom 0]

Но, как уже было сказано выше, у каждого свой опыт и свой подход к проектированию, - вполне допускаю, что есть те, кто считает иначе.

Поскольку всплыла горячая тема, поделюсь тем, что узнал.

Если кому-то это информация окажется полезной, будет здорово.

Скорее всего сообщения отсюда вынесут в другую тему (еще раз прощения у админов).

Просто именно в этой теме всплыла неоднозначность по этому вопросу и не хотелось бы терять предыдущие мнения на этот счет.

 

Источник знаний - PCBTech (позвонил таки)

 

1. Неиспользуемые КП на внутренних слоях

 

Раньше действительно неиспользуемые КП с внутренних слоев удалялись,

поскольку маленькие элементы могли отвалиться от старых материалов.

Материалы развиваются, свойства используемых материалов стали лучше.

Маленькие элементы теперь надежно держатся на стеклотекстолите и производство не удаляет неиспользуемые КП.

Раньше КП удалялись не по соображениям целостности сигнала, а из-за используемых материалов,

с которых кусочки неиспользуемых КП либо утянуться в область сверления, либо могли отвалиться и замкнуть между собой проводники.

Теперь материалы стали лучше и неиспользуемые КП не удаляются.

 

Если необходимо провести два проводника между VIA под BGA, удалять для этого КП со слоя НЕЛЬЗЯ.

Необходимо оставить минимальную КП для VIA на внутреннем слое.

Минимальная контактная площадка на слое берет на себя механическое напряжение при сверлении

и не дает утянуть в отверстие куски стеклотекстолита, а вместе с ним и куски близко проходящей трассы.

Кроме того, зазор в САПР выдерживается от этой минимальной КП.

 

Для уменьшения размеров КП разумно уменьшить диаметр отверстия.

Минимальный диаметр отверстия должен быть рассчитан из предельного отношения к толщине платы, это 1:8 по стандартным нормам.

 

Если у нас высокоскоростная линия, для которой из соображения целостности сигнала, неплохо бы удалить КП с внутренних слоев,

удалить конечно с точки зрения технологии можно, но ответственность за близлежащие к отверстиям проводники разработчик берет на себя сам.

Если уж он пошел на риск, то пусть минимизирует ширину проводников и расстояние между ними, но держится подальше от краев VIA без КП (отверстий).

САПР тут может сказать, что все хорошо, необходим визуальный контроль, но, как известно,

за всем не уследишь.

 

В САПР, если КП удалена, как правило зазор будет отсчитываться от края неметаллизированного отверстия (диаметром d) VIA до проводника.

Отверстие будет выполняться сверлом диаметром (d+0.050) мм.

КП должна быть немного больше это диаметра, хотя бы на 0,05 мм в диаметре для самых малых отверстий.

Чем больше диаметр сверла, тем больше его биение.

Минимальные размеры неиспользуемой КП на внутреннем слое растут с увеличением диаметра сверла.

 

Еще раз повторю, все это касается только неиспользуемой на данном слое контактной площадки.

Если нужно протянуть два проводника между двумя используемыми КП (к ним подводятся проводники),

то для этих VIA на данном слое используются овальные (вытянутые) КП для надежного соединения с проводником.

 

Примеры.

 

Пример 1. Если используется отверстие для VIA диаметром d=0.100 мм,

сверлить его будут сверлом диаметром (d+0.050)=0,150 мм.

На внутреннем слое, где нужно протащить два проводника между соседними КП,

нужно обязательно оставить хоть какую-то КП, большую диаметра сверла,

то есть КП диаметром хотя бы 0,2 мм.

 

Пример 2.(мой) Если используется отверстие для VIA диаметром d=0.300 мм,

сверлить его будут сверлом диаметром (d+0.050)=0,350 мм.

На внутреннем слое, где нужно протащить два проводника между соседними КП,

нужно обязательно оставить хоть какую-то КП, большую диаметра сверла,

то есть КП диаметром хотя бы 0,42 мм.

Как видите, площадка чуть больше. Это гарантирует, что большинство производств возьмутся за изготовление платы с такими КП.

 

Пример 3.Если используется отверстие для VIA диаметром d=0.250 мм (для меня минимальный диаметр отверстия для толщины платы в 1.8 мм составляет 0.225 мм, из соотношения 1:8),

сверлить его будут сверлом диаметром (d+0.050)=0,300 мм.

На внутреннем слое, где нужно протащить два проводника между соседними КП,

нужно обязательно оставить хоть какую-то КП, большую диаметра сверла,

то есть КП диаметром хотя бы 0,35 мм. (За 0.33 мм при таком диаметре сверла не каждый завод может взяться.)

 

Еще спросил, как для внутреннего слоя для неиспользуемой контактной площадки диаметр 0,2 мм и отверстие 0,1 мм согласуется с минимальной шириной гарантийного пояска,

указанного в технологических возможностях на сайте pcbtech. Дело в том, что поясок делается по ГОСТам, а по IPC разрыв неиспользуемой КП допускается.

В таком случае главное что эта минимальная неиспользуемая КП "возьмет на себя удар" при сверлении и не утянет за собой проводники, проходящие рядом с ней.

Большинство заводов такие КП сделают на внутренних слоях.

Для внешних слоев и слоев, где КП используется, нужно делать нормальные КП с нормальными гарантийными поясками (см. таблицу технологических возможностей производителя).

 

Из всего этого я делаю для себя вывод, что для прокладки бОльшего количества проводников между переходными под BGA удалять неиспользуемые КП нельзя, необходимо использовать минимальную КП, если эта площадка на данном внутреннем слое не используется, удалять ее только для критичных мультигигабитных via и смотреть глазками, чтобы проводники были как можно дальше от "бесплощадочных" отверстий и для увеличения надежности стараться скорее вытаскивать критичные цепи из под BGA.

 

И еще. При использовании описанных технологий хорошо включать в бланк заказа защиту переходных отверстий (забивка VIA с выравниванием поверхности под зоной BGA).

 

2. По толщине проводника.

 

Необходимо закладываться в проекте на минимальную ширину дорожки в 0,105 мм, а не 0,1 мм,

чтобы завод был обязан использовать подтрав для проводников для выдерживания импеданса.

по правилам (IPC), если ширина проводника 0,1 мм и меньше, подтраву проводник не поддается.

Большинство заводов скажет, какой получается импеданс, но далеко не факт,

что подвергнет проводник подтраву до каких нибудь 0,8-0,7 мм для выдерживания импеданса линий на данном слое.

По правилам, он это делать не обязан.

Поэтому, играя параметрами, добавляя всего лишь 0,005 мм, мы даем себе фору и гарантию того,

что завод будет рассчитывать подтрав для выдерживания импедансов.

[EvilWrecker 0]

Если необходимо провести два проводника между VIA под BGA, удалять для этого КП со слоя НЕЛЬЗЯ.

Необходимо оставить минимальную КП для VIA на внутреннем слое.

 

Если речь идет о том чтобы провести проводник на слое N, между переходными которые на том же слое никуда не подключены то это можно и нужно- если же говорят о другом значит врут. Но я больше чем уверен что вы неправильно задан вопрос потому как в PCB tech в дизайне и производстве плат кое-что смыслят и сказать такую глупость не могли(см.картинку).

 

Необходимо закладываться в проекте на минимальную ширину дорожки в 0,105 мм, а не 0,1 мм,

чтобы завод был обязан использовать подтрав для проводников для выдерживания импеданса.

по правилам (IPC), если ширина проводника 0,1 мм и меньше, подтраву проводник не поддается.

Большинство заводов скажет, какой получается импеданс, но далеко не факт,

что подвергнет проводник подтраву до каких нибудь 0,8-0,7 мм для выдерживания импеданса линий на данном слое.

По правилам, он это делать не обязан.

Поэтому, играя параметрами, добавляя всего лишь 0,005 мм, мы даем себе фору и гарантию того,

что завод будет рассчитывать подтрав для выдерживания импедансов.

 

Это сугубо головная боль завода, не разработчика- учитывать подтравы и пр.

[kappafrom 0]

Это сугубо головная боль завода, не разработчика- учитывать подтравы и пр.

это совет PCBtech, пользоваться им или нет - решать каждому самому. почему они так советуют - чтобы не сокращать перечень заводов, которые могут заданное изготовить.

 

Если речь идет о том чтобы провести проводник на слое N, между переходными которые на том же слое никуда не подключены то это можно и нужно- если же говорят о другом значит врут. Но я больше чем уверен что вы неправильно задан вопрос потому как в PCB tech в дизайне и производстве плат кое-что смыслят и сказать такую глупость не могли(см.картинку).

по картинке - если проводник был проведен, когда КП еще не удалены, затем проводник залочен/зафиксирован (locked/fixed) и КП удалены - проблем при изготовлении нет. Проблема может возникнуть, если разлочить проводник и сдвинуть его к отверстию (или провести между отверстиями два проводника). тогда по зазорам BatchDRC пройдет, потому что зазор в САПР будет отсчитываться от края отверстия до проводника, а при изготовлении проводник может "усосаться" в отверстие (разорваться) с отколовшимся стеклотекстлитом, потому что не будет минимальной контактной площадки, принявшей на себя напряжения при сверлении. если бы минимальная площадка была, то и зазор к тому же отсчитывался бы от нее и "удар бы на себя" эта КП принимала.

[EvilWrecker 0]

Еще раз

 

по картинке - если проводник был проведен, когда КП еще не удалены, затем проводник залочен/зафиксирован (locked/fixed) и КП удалены - проблем при изготовлении нет.

 

На картинке сначала удалены неиспользуемые кп а потом проведена трасса, и это нормально.

 

а при изготовлении проводник может "усосаться" в отверстие (разорваться) с отколовшимся стеклотекстлитом, потому что не будет минимальной контактной площадки, принявшей на себя напряжения при сверлении. если бы минимальная площадка была, то и зазор к тому же отсчитывался бы от нее.

 

Нет, это возможно только если какой-нибудь ляо-сяо в подвале сверлит.

 

 

[kappafrom 0]

в общем для себя я выбрал два возможных пути:

1. уменьшать размеры VIA под BGA, чтобы площадки удалять вообще не пришлось (два проводника с шириной и зазорами в 0.1 мм при шаге BGA 1 мм поместятся между VIA 0.25/0.5 при максимальной толщине платы 1.8 мм) и восстанавливать удаленные ранее КП.

2.делать минимальные КП в плотных местах для удобства трассировки.

 

Оба варианта содержат хоть какую-то КП.

вариант 1 выглядит более надежным.

 

во втором варианте пригодится утилита по восстановлению КП на выбранном слое:

По поводу восстановления площадок, можно попробовать функции из AATK. Там есть замена выбранных via на другие с галочкой не делать Push&Shave, т.е. трассы должны остаться на месте.

еще утилита, если она работает, пригодится для восстановления КП на новых слоях земли, где КП не добавились в принципе.

[kappafrom 0]

По поводу восстановления площадок, можно попробовать функции из AATK. Там есть замена выбранных via на другие с галочкой не делать Push&Shave, т.е. трассы должны остаться на месте.

подключил скрипт. так и не понял, чем он отличается от стандартного padstack processor. не понимаю как с его помощью восстановить площадку via на заданном слое.

трассы остались на месте. только теперь зазоры надо руками править. и это тоже способ восстановить КП по всем слоям сразу, а не на выбранном(

и еще, как перевести на рус via span?

[ClayMan 0]

и еще, как перевести на рус via span?

что-то типа "протяженность переходного", "охват переходного"...красивый и краткий перевод сложновато подобрать :)

[fill 2]

подключил скрипт. так и не понял, чем он отличается от стандартного padstack processor. не понимаю как с его помощью восстановить площадку via на заданном слое.

трассы остались на месте. только теперь зазоры надо руками править. и это тоже способ восстановить КП по всем слоям сразу, а не на выбранном(

и еще, как перевести на рус via span?

 

Вообще-то в VX есть команда автоматического исправления выбранных существующих нарушений зазоров.

 

"Диапазон перехода", т.е. между какими слоями возможно соединение.

[КонстантинТ 0]

Добрый день. Сконвертировал проект DC -> DX. Исходный проект был в милимметрах. Я работаю в тысячных дюймов. Как поменять настройку DxDesigner, чтобы он открывал этот новый проект в мм, иначе символы не попадают в дюймовую сетку?