[fill 2]

Полный "алес" ...

По ходу работы в проекте стал глючить CES (впрочем, как всегда), но в последствии случилось так, что проект DV вообще "обнулился" - т.е. в самом проекте похерились все проектные файлы.

Прикрепил заново старую схему, упаковщик теперь ругается " Packager does not support this schematic type.", хотя компилятор работает нормально.

Expedition при запуске выдает сообщение: кнопки анотаций не доступны ...

Если пробовать проводить анотацию из Project integration окна, ругается на отсутствие CDB нетлитса (или ошибка в нетлисте) :(

 

По поводу аннотации:

http://www.megratec.ru/forum/1/?theme=2411&

По поводу схемы не знаю (не встречал), надо смотреть. Один раз было от пользователя "Unexpected file format" - пришлось пересылать на ментор - через пару дней прислали исправленный, но как исправляли, к сожалению не рассказывают :( .

Попробуйте создать новый проект и в него скопировать схему. Если заработает в нем, то далее можно и плату в него перенести.

[cioma 0]

Вопрос по pin mapping по part editor для больших part.

Есть таблица в Excel, в которой прописано соответствие logical pin и physical pin. Как, скопировав ячейки из Excel, вставить их в таблицу pin mapping? Простой copy\paste выдает ошибку "PbdEditor: The information cannot be pasted because the copy area and the paste area do not contain the same number of entries". Это происходит даже ести я пытаюсь скопировать одну ячейку.

[fill 2]

Вопрос по pin mapping по part editor для больших part.

Есть таблица в Excel, в которой прописано соответствие logical pin и physical pin. Как, скопировав ячейки из Excel, вставить их в таблицу pin mapping? Простой copy\paste выдает ошибку "PbdEditor: The information cannot be pasted because the copy area and the paste area do not contain the same number of entries". Это происходит даже ести я пытаюсь скопировать одну ячейку.

 

Проще сделать через FSP (Fractured Symbol Partitioner).

Например:

В LM вызываем Symbol Editor.

В нем Tools>Fractured_Symbols>Create_new_part

Внутри FSP загружаем из Excell список пинов с номерами.

Далее можем сконфигурировать (распределить пины по символу) или один символ (fracture) или несколько.

При сохранении\генерировании получим и символы для DC\DV и PDB (с этими символами), которые потом нужно только импортировать в LM.

[cioma 0]

А для DxDesigner это тоже работает?

 

В общем-то я для себя нашел "обходной путь". Один большой компонент набил вручную, экспортировал в ASCII, проверил распиновку. А в будущем этот ASCII-шаблон могу использовать для других Part.

[fill 2]

А для DxDesigner это тоже работает?

 

В общем-то я для себя нашел "обходной путь". Один большой компонент набил вручную, экспортировал в ASCII, проверил распиновку. А в будущем этот ASCII-шаблон могу использовать для других Part.

 

Для DxD есть разные варианты:

Например:

- создаем временный (т.е. для генерации компонентов) проект с подключением к ExpeditionPCB через netlist (т.е. не CDB) - в этом случае DxD при генерации нетлиста создаст PDB.hkp для всех компонентов на схеме (который и импортируем в LM)

- символы для схемы можно делать разными способами:

1) через Symbol_Wizard - копируя имена и номера из Excel в таблицу пинов

2) поставив AATK имеем два генератора символов из Excel

[cioma 0]

Спасибо, буду разбираться. По крайней мере один рабочий вариант уже есть :)

[vleo 0]

Как не странно ни в документации, ни на форумах не нешел как решать очевидную проблем -

 

Разделить области аналоговых цепей и цифровых. То есть как сказать - вот эти цепи можно разводить здесь (область), а эти цепи - здесь ( другая область).

 

Казалось что CES это может, но Rule Area относится к schema - совокупность правил для всех цепей. Галочки с класса цепей убрать в дочерней schema если они стоят на master не получается.

Изменено 18 сентября, 2007 пользователем vleo

[fill 2]

Как не странно ни в документации, ни на форумах не нешел как решать очевидную проблем -

 

Разделить области аналоговых цепей и цифровых. То есть как сказать - вот эти цепи можно разводить здесь (область), а эти цепи - здесь ( другая область).

 

Казалось что CES это может, но Rule Area относится к schema - совокупность правил для всех цепей. Галочки с класса цепей убрать в дочерней schema если они стоят на master не получается.

 

Можно разделить области с помощью Route_Obstruct. Т.е. рисуем линию запрета трассировки на границе между областями - соответственно трассы не смогут ее перейти.

[vleo 0]

Можно разделить области с помощью Route_Obstruct. Т.е. рисуем линию запрета трассировки на границе между областями - соответственно трассы не смогут ее перейти.

Спасибо большое.

 

То есть провести границу "внутри" "смешанных" микросхем предлагается... возможно получится. А если не дай бог перемешаня цифровые и аналоговые ножки у микросхемы (обычно так не бывает, но...).

 

Но странно что нет такой штатной возможности - мало ли почему я хочу указать где могут (геометрически) проходить определенные цепи в виде областей.

[Daniil anim 0]

Используйте Route Fense - это область внутри которой осуществляется разводка интересующих вас Netlines

[fill 2]

Используйте Route Fense - это область внутри которой осуществляется разводка интересующих вас Netlines

 

Точно, совсем забыл, что в новом релизе появились Route Fence для решения данных вопросов. Хотя это и не вполне удовлетворит ваши запросы, т.к выделение цепей происходит опять по "территориальному" признаку - цепь внутри области является кандидатом - нельзя перечислить цепи по именам которые вы хотите отнести к заданной области.

[nxn 0]

Возникла проблема. Нужно разделить информацию для сборки (графику) на SMD монтаж и монтаж в отв. Как это сделать? Ничего не приходит в голову. Использовать варианты не хочется.

[sergey.k 0]

Возникла проблема. Нужно разделить информацию для сборки (графику) на SMD монтаж и монтаж в отв. Как это сделать? Ничего не приходит в голову. Использовать варианты не хочется.

Например создать 2 пользовательских слоя на уровне библиотеки. Создать копию контура Assembly на пользовательских слоях соответственно для выводных и планарных компонентов.

[fill 2]

Возникла проблема. Нужно разделить информацию для сборки (графику) на SMD монтаж и монтаж в отв. Как это сделать? Ничего не приходит в голову. Использовать варианты не хочется.

 

Output>Mask_Generator - создать доп. слои на основе выбора данных с конкретных элементов\слоев (Pad/Cell Filter).

[nxn 0]

Output>Mask_Generator - создать доп. слои на основе выбора данных с конкретных элементов\слоев (Pad/Cell Filter).

 

Спасибо, получилось.

 

 

Например создать 2 пользовательских слоя на уровне библиотеки. Создать копию контура Assembly на пользовательских слоях соответственно для выводных и планарных компонентов.

 

Создать 2 слоя было бы проще, но вонникнут проблемы при установке компонентов на верхн. и нижнюю стороны платы.