[SergCh 0]

не понятно, конкретный экземпляр микросхемы так работает или в схеме у меня что-то не то, но происходит следующее.

У этой микросхемы есть входы DELAB и DELCD для программирования задержек отдельно по замыкающей стойке моста и отдельно для размыкающей стойки.

Вход ADS соединен с землёй, таким образом задержка между включением-выключением каждой из стоек должна уменьшаться в 4 раза при увеличении нагрузки с хх до номинальной.

Однако в одной стойке задержка c изменением нагрузки меняется с 700nS до 200 nS, а в другой с 800 nS до 500nS.

Вот такой перекос. Это у всех микросхем ucc2895 так или у конкретного экземпляра?

Подбором сопротивлений на DELAB и DELCD удалось добиться изменения задержек по стойкам с изменением нагрузки :

700nS до 200 nS одной стойки и

в другой с 600 nS до 300nS.

Мне кажется это неправильно, сопротивления программирования задержек сильно разные, как поведёт себя изделие в серии не понятно.

Спасибо кто дочитал и вник в написанное.

Изменено 20 сентября, 2013 пользователем SergCh

[Integrator1983 0]

Однако при в одной стойке задержка c изменением нагрузки меняется с 700nS до 200 nS, а в другой с 800 nS до 500nS.

 

Какая точность резисторов? Кроме того, насколько я помню, схема ADS весьма чувствительна к помехам. Смотрите топологию ПП, попробуйте добавить на DelAB, DelCD где-то по 15пФ емкости.

[SergCh 0]

Какая точность резисторов? Кроме того, насколько я помню, схема ADS весьма чувствительна к помехам. Смотрите топологию ПП, попробуйте добавить на DelAB, DelCD где-то по 15пФ емкости.

Точность резисторов 5%, но более-менее одинаковая задержка получается при 12 и 17 кОм. Точность тут ни при чём.

[Degtyarev 0]

Прошу несудить строго, давно это было. Резисторы кажется и получались разные ( это и естественно так-как для а-в и с-d условия zvs немного разные). Возможно там ещё и от токов зависит это время, я не помню схему 2895. Номиналы были поменьше, схемы нет под рукой. На 15 экземплярах прошедших через мои руки отклонений в задержках не наблюдал. Однажды настроив так и ставил. Правда это было лет 7-8 назад и были UCC3895 из Digikey-я. По поводу помех это верно замечено, там всё очень тщательно нада. Да и вообщем-то задержку я бы делал с запасом, лишнее время только понизит немного кпд, да и и только.

[НЕХ 4]

Да и вообщем-то задержку я бы делал с запасом, лишнее время только понизит немного кпд, да и и только.

 

Вот только mosfet не слышат ваших заклинаний...

 

"The longer the ZVS dead-time, the more charge can be accumulated in the free-wheeling diode device, whatever its construction.

In the case of the free-wheeling diode being a MOSFET body-diode, the recovery can be labored and potentially hazardous to the device being recovered.

Dynamic avalanche may be seen at high rates of recovery that can result in catastrophic failure.

A parasitic bipolar junction transistor (BJT) within the MOSFET can be enabled and its lack of safe-operating-area and sufficient breakdown voltage can precede microscopic hot-spot induced failure within the MOSFET.

High temperature can aggravate the matter by increasing a stored charge, reducing the base-emitter voltage threshold of turn-on in the BJT, and/or reducing the thermal margins for the hot-spot formation process.

In general, the less time the output stage switch sees in a reverse current flow mode without being turned-on, the less stored charge can be accumulated in a free-wheeling diode of any form.

(Minority-carrier mechanisms being the least well behaved.)

For example, a MOSFET is just as conductive in its controlled majority-carrier channel during reverse main-terminal operating conditions as it is when the main-terminals are normally biased (forward current).

When so enabled it appears as two devices in parallel, a MOSFET and a diode.

The lower the resistance of the MOSFET, the more of the current is diverted from flowing through the diode.

In some situations the result of having the majority-carrier channel normally biased may be more than a simple current diversion and may sometimes also result in the physical distribution of charge within the MOSFET being more desirable when the majority-carrier current flows are active."

 

В них всё с точностью наоборот !

[SergCh 0]

Да и вообщем-то задержку я бы делал с запасом, лишнее время только понизит немного кпд, да и и только.

В номинальном режиме вряд ли лишняя задержка снизит КПД, а вот максимальный коэффициент заполнения жалко снижать, потому как нужно ещё на морозе минимальное входное напряжение отрабатывать.

 

Вот только mosfet не слышат ваших заклинаний...

 

 

В них всё с точностью наоборот !

Не могли бы вы пояснить мысль?

Одна из задумок в фазосдвигающем преобразователе, включение транзистров моста в то время когда ток через транзистор течёт в противоположном направлении, через диод.

Возможно что чем дольше через этот внутренний диод протекает ток, тем болший заряд накапливается в этом переходе. Но дальше что происходит ?

Транзистор включается при нуле напряжения, и что? Какие негативные последствия от большого мёртвого времени, которое предшествовало включению транзистора?

Можно на пальцах объяснить, желательно по русски? ;)

[НЕХ 4]

В номинальном режиме вряд ли лишняя задержка снизит КПД, а вот максимальный коэффициент заполнения жалко снижать, потому как нужно ещё на морозе минимальное входное напряжение отрабатывать.

 

Не могли бы вы пояснить мысль?

Одна из задумок в фазосдвигающем преобразователе, включение транзистров моста в то время когда ток через транзистор течёт в противоположном направлении, через диод.

Возможно что чем дольше через этот внутренний диод протекает ток, тем болший заряд накапливается в этом переходе. Но дальше что происходит ?

Транзистор включается при нуле напряжения, и что? Какие негативные последствия от большого мёртвого времени, которое предшествовало включению транзистора?

Можно на пальцах объяснить, желательно по русски? ;)

 

В классическом фазнике максимальный коэффициент заполнения снижает дурной последовательный резонансный дроссель - так что я теперь обхожусь без него.

 

Дальше происходит - бабах, иногда.

Заряд может не рассосаться вовремя, тогда при переключении при росте напряжения на стоке от лавинообразного размножения носителей откроется паразитный биполярник и тут же умрет от вторичного теплового пробоя.

Недавно я это наглядно продемонстрировал тут, убив 400-рублевый ключ. Он был подключен с закороченными затвор-исток параллельно такому же ключу в фазнике. Он погиб, а фазник - работает. И это потому, что на затвор работящим ключам приходил открывающий потенциал.

Кроме этого демонстрировал картинку - при подаче напряжения на затвор, падение напряжения на паразитном диоде растёт - ток канала активно противодействует накоплению заряда неосновных носителей.

[MikeSchir 1]

...Однако в одной стойке задержка c изменением нагрузки меняется с 700nS до 200 nS, а в другой с 800 nS до 500nS.

Вот такой перекос. Это у всех микросхем ucc2895 так или у конкретного экземпляра?...

Зачем такие задержки? Эта микросхема "не любит" больших времён. Интересно её использовать на частотах (значительно) за 100кГц. Может быть поэтому и такие разбросы?

 

Точность резисторов 5%, но более-менее одинаковая задержка получается при 12 и 17 кОм. Точность тут ни при чём.

Что-то великоваты резисторы, уменьшить бы в несколько раз. Да и МОПов под такие задержки уже не найти, наверное. Пришлось бы ставить дополнительные конденсаторы параллельно сток-исток для правильной работы преобразователя с ZVS.

[НЕХ 4]

Зачем такие задержки?

А может IGBT народ ставит ?

им то от мертвого времени не поплохеет...

[MikeSchir 1]

А может IGBT народ ставит ?

им то от мертвого времени не поплохеет...

Я же про микросхему говорю. Она не для IGBT проектировалась . Я так думаю :rolleyes: А для частот ~500кГц.

И выпустили её уже давно, ещё в конце прошлого века, уже и МОПы другими стали. Сегодня бы такую, действительно, для IGBT. Так ведь нет. А может кто знает?

[MikeSchir 1]

Интересно! А вот тут: http://www.ti.com/lit/ug/sluu109b/sluu109b.pdf вообще по выходам DELAB и DELCD разные номиналы резисторов стоят (слишком разные). Мы такого не делали. Надо подумать.

[SergCh 0]

Зачем такие задержки? Эта микросхема "не любит" больших времён. Интересно её использовать на частотах (значительно) за 100кГц. Может быть поэтому и такие разбросы?

 

 

Что-то великоваты резисторы, уменьшить бы в несколько раз. Да и МОПов под такие задержки уже не найти, наверное. Пришлось бы ставить дополнительные конденсаторы параллельно сток-исток для правильной работы преобразователя с ZVS.

Источник 2 кВт, потому даже 100 кГц считаю великоватой. Может не прав, надо будет кпд посмотреть взависимости от частоты.

Дело в том, что на нагрузке 10% и меньше транзисторы выключаются довольно медленно, и даже при задержке в 700 nS наблюдается заметный всплеск тока при включении противоположного транзистора в стойке. Диапазон изменения задержки маловат, со всеми запасами получается гораздо меньше 4, обещанных в даташите.

Да, транзисторы SPW55N80, возможно тяжеловаты для такого источника.

 

Интересно! А вот тут: http://www.ti.com/lit/ug/sluu109b/sluu109b.pdf вообще по выходам DELAB и DELCD разные номиналы резисторов стоят (слишком разные). Мы такого не делали. Надо подумать.

Стойка АВ замыкающая, а CD размыкающая. Потому чисто теоретически задержка в АВ должна быть меньше, поскольку при переключении стойки АВ меньше энергии остаётся в обмотке рассеивания для поддержания условий переключения в нуле.

Я так думаю.

[Degtyarev 0]

На низких напряжениях мы пробовали irf4910 кажется, вообще слоны... Ни разу не словили к.з.. А вот на высоких напряжениях надо CFD (Infineon) ставить с быстрыми body диодами.

Хотя конечно проблемма с failure FSHFB по моему до конца не решена...

[нищеброд 0]

Мне кажется это неправильно, сопротивления программирования задержек сильно разные, как поведёт себя изделие в серии не понятно.

Спасибо кто дочитал и вник в написанное.

Стойки моста работают совершенно по-разному. В этой модельке ФАЗНИКА правая стойка работает в режиме ШИМ (мёртвое время несколько микросекунд), у левой - 0,6мкС.

С ucc2895 я сам не работал (извините если ответил не по теме).

[MikeSchir 1]

Источник 2 кВт, потому даже 100 кГц считаю великоватой. Может не прав, надо будет кпд посмотреть взависимости от частоты.

Дело в том, что на нагрузке 10% и меньше транзисторы выключаются довольно медленно, и даже при задержке в 700 nS наблюдается заметный всплеск тока при включении противоположного транзистора в стойке. Диапазон изменения задержки маловат, со всеми запасами получается гораздо меньше 4, обещанных в даташите.

Да, транзисторы SPW55N80, возможно тяжеловаты для такого источника.

Сетевой источник 1,6кВт частота 100-110кгц. Разрабатывали уже давно (2004-2006 начинали ещё на UCC2875), но не я им занимался.

Ну при 10% (это уже разрывные токи) там другие процессы портят картину, а ZVS обычно делают до ~50%, ниже уже мало выгоды. Правда остаётся вопрос помехи.

С таким диапазоном надо смириться :rolleyes: и под него считать уровень перехода в разрывные. Я так думаю.

 

...чисто теоретически задержка в АВ должна быть меньше, поскольку при переключении стойки АВ меньше энергии остаётся в обмотке рассеивания для поддержания условий переключения в нуле.

Я так думаю.

Не очевидно. Нужно помоделировать.