KMC

Руководитель проектов в области разработки интегральных схем Выполнения обязанностей руководителя проекта/ГК НИОКР в области разработки интегральных микросхем Разработка и согласование технического задания, подготовка отчетной и сопроводительной документации Участие в процессе разработки, планирование и контроль выполнения работы, управление ресурсами и рисками проекта Взаимодействие с заказчиком, командой разработчиков, производством, соисполнителями, профильными комитетами/рабочими группами/институтами, органами государственной власти Знание маршрута проектирования микросхем с использованием САПР Cadence/Synopsys/ Mentor Graphics с минимальными топологическими нормами 180/90 нм и ниже Знание особенностей технологических процессов изготовления микросхем с минимальными топологическими нормами 180/90 нм и ниже Знание соответствующих стандартов в области разработки и производства ИМС (ГОСТ Р 15.301, ГОСТ РВ 15.205, ГОСТ РВ 15.203 и т.д.) Опыт работы в области разработки или производства интегральных микросхем (не менее 10 лет) Опыт выполнения обязанностей главного конструктора/руководителя проектов в области разработки или производства интегральных микросхем (не менее 3 лет) Место работы: г. Зеленоград (возможен переезд с компенсацией съема жилья) ЗП: до 350 т.р. E-mail для связи: [email protected] Готовы рассматривать кандидатов с соответствующим опытом управления проектов в области радиоэлектронной аппаратуры.

Инженер конструктор цифровых интегральных схем Разработка RTL-кода цифровых сложных функциональных блоков, входящих в состав микроконтроллерной системы. Разработка тестов для выполнения формальной и функциональной верификации на всех этапах маршрута проектирования. Разработка перечня временных ограничений для разрабатываемого блока на уровне блока и на уровне системы. Опыт разработки на HDL Verilog, SystemVerilog сложных функциональных блоков. Знание периферийных интерфейсов (UART, I2C, SPI, CAN, SDIO, USB, MIPI, SATA и т.д.), системных интерфейсов AMBA APB/AHB, AXI3, AXI4/AXI4-lite. Выполнение формальной и функциональной верификации в т.ч. с применением UVM. Навыки макетирования с применением FPGA. Навыки отладки микроконтроллерных систем с использованием GDB, OpenOCD и пр., настройка (GDB, OpenOCD) конфигурации под разрабатываемую микроконтроллерную систему. Навыки работы в среде ОС Linux, Windows, с системами контроля версий. IDE: Xilinx: ISE, Vivado; Cadence: Genus, Incisive, Xcelium. Успешный опыт разработки блоков/изделий с использованием техпроцессов 180 нм и ниже. Место работы: г. Зеленоград (при релевантном опыте возможно рассмотреть вариант работы удаленно/по совместительству) ЗП: до 300 т.р. E-mail для связи: [email protected] Готовы рассматривать разработчиков FPGA с последующим перепрофилированием на ASIC.

Забавно читать такие тексты... Совсем не актуальные курсы, особенно учитывая то, что окончив их, студенты сразу после окончания магистратуры на зарплаты в 200-300К уходят в ведущие дизайн-центры.

Если речь о разработчиках ИМС (аналоговики и цифровики), то большая часть студентов проходили через (в порядке убывания): 1) МИЭТ (Cadence) - более 50% лучших студентов-разработчиков раньше заканчивало эту программу. https://miet.ru/structure/s/267/e/2393/72 2) МИЭТ (Synopsys, MG) - около 10-20% проходили через данную программу обучения https://www.abiturient.ru/speciality/14702 3) МИЭТ - другие кафедры/нынче институты (МПиТК, КФН и т.д.) 4) МФТИ - мало, но встречаются 5) Бауманка, МГУ, региональные институты - не более 10-20% на всех Сейчас все меняется, мало кто из студентов хочет идти в контрактную магистратуру, поэтому программы постоянно трансформируются

День добрый, Сломался специализированный усилитель. Отремонтировать не получается. Подскажите, есть ли на рынке аналоги со схожими параметрами или контакты, кто может что-то подобное сделать. Класс А Выходная мощность: 30 Вт Максимальная входная мощность: 0,75 Вт Диапазон регулировки усиления при частоте 6-20 МГц: от -20дБ до 15 дБ Время нарастания сигнала (6-20МГц, все виды модуляции): менее 200 нс Полоса пропускания: 6-20 МГц Гармоники: менее -50 дБ Спасибо.

Лишь бы написать... HHGrace - нормальный производитель, один из крупнейших в мире поставщиков SIM и банковских карт. Основные линейки заточены под встроенный Флеш-ЕЕПРОМ и LED до 90 нм под 200 мм.

Проблема в том, что запуская САПР, вы забираете часть лицензий у предприятия, стоимость такой лицензии - совсем не маленькая, и кто согласиться на такие затраты - большой вопрос. Ну а давать доступ к неофициальному софту - это совсем самоубийцей надо быть или левой конторой.

Во-первых, проблему я никакую не поднимал, а константировал факт наличия потребности в хорошооплачиваемых бекэндщиках у ведущих компаний в России. Во-вторых, я никого не ищу и никогда не искал. Моя специализация RF&Analog и к себе мы предпочитаем изредка набирать лучших выпускников магистров из Кеданса в силу ограниченного фота. Вообще, топик данный ни о чем. Если хочешь научиться - езжай на курсы (Синопсис, Кеденс, МИЭТ и др.). Если денег много - свяжись персонально с опытными разработчиками, имеющими опыт преподавания и тренингов, и договорись. Из тех, с кем приходилось пересекаться навскидку (Сергей Трофимов - НТЛаб, Антон Борович - бывш Кеденс, Ольга Гудкова -бывш Синопсис). Тем более, что некоторые из них и на этом форуме присутствуют. Вот и Владимир из МИЭТа, может, что посоветует. Но так как автора знаю не по наслышке, достаточный бюджет на эти мероприятия наврят ли у него имеется.

Вам шашечки или ехать? Или перефразируя, Вы работаете , чтобы деньги зарабатывать, или для того, чтобы писать о тяжелой жизни и штаны просиживать по 8 часов в "надежной" фирме? 300 тыс. - это уровень окладов управленцев среднего звена и топ-менеджмента в России. Чтобы такие деньги получать опытному разработчику в России, надо работать как на нескольких проектах по совместительству так и постоянно искать новые возможности. Хотя можно, конечно, всю жизнь ждать, что кто-то по-настоящему оценит нажитый опыт и в конверте с поклоном принесет контракт на 300 тыс.руб. в Москва-сити.

Это шутка? Я здесь сам постил вакансию, откликов практически 0. Специалистов в России хорошего уровня с реализованными проектами - единицы, и все , как правило, друг друга хорошо знают или пересекались. И все эти люди опять же получают обычно больше 200 чистыми суммарно - поэтому переманить их практически невозможно. Думаю, раз для Вас 150 тыс получать "анрил", то мы говорим просто о разном уровне профессионализма. Конечно, на такие вакансии требуется опыт от 5-10 лет по актуальным техпроцессам и с солидным резюме реализованных проектов.

То-та я смотрю вакансии на хедхантере по 150-200 тыс.руб. месяцами висят на цифровых бэкендщиков.

Rapid Kits - самый простой и дешевый путь введения в тему.

Послали, так послали... Есть открытая вакансия, на нее есть вилка зарплат. Я вот прекрасно представляю уровень зарплат по своей квалификации в Москве-Зап.Германии-Калифорнии. Но для меня полная загадка далекая Голландия и ее налоговая система. Чему будут соответствовать 70-90 тыс евро в Мюнхене (минус налоги-взносы 30-40 процентов), аренда трешки за 2500-3500 евро около города, если мы это аппроксимируем на Голландию?

Какая вилка зарплаты в год (грязными)?

Дизайн-центр МФТИ. В нашей лаборатории открылась новая позиция: разработчик цифровых СБИС. Немного о проекте Разрабатывать предстоит контроллер SSD-накопителей с аппаратной поддержкой специализированных алгоритмов шифрования. Предполагается вести разработку на основе IP-ядра ARM Cortex. В дальнейшем планируется контрактное производство продукта по технологиям 65-45 нм. Обязанности Разработка RTL-моделей цифровых СБИС Логический синтез и моделирование RTL-моделей в пакетах Cadence Функциональная верификация `Требования Опыт практической работы в разработке цифровых СБИС от 5 лет. Опыт работы с микропроцессорными ядрами компании ARM. Знание языков проектирования Verilog/VHDL/SystemVerilog Знание скриптовых языков для оптимизации процесса разработки Знание английского языка (чтение технических текстов) `Дополнительные навыки (приветствуются): Знание UVM-методологии Знание DFT-методологии `Где расположен наш офис Мы находимся на территории МФТИ в Долгопрудном, это 15 минут от м.Алтуфьево (маршруткой) или 30 минут от м.Савёловской (электричкой). `Что ещё мы предоставим Белую зарплату Гибкий график И массу интересных задач = ) Оклад до 200 000 тыс. рублей при соответствующей квалификации. Контакты: [email protected] (руководитель проекта) Все вопросы по почте. Попросили разместить.

Дизайн-центр МФТИ. В нашей лаборатории открылась позиция разработчика топологии СБИС для нового проекта. Немного о проекте: Разрабатывать предстоит контроллер SSD-накопителей с аппаратной поддержкой специализированных алгоритмов шифрования. Предполагается вести разработку на основе IP-ядра ARM Cortex. В дальнейшем планируется контрактное производство продукта по технологиям 65-45 нм. Обязанности сотрудника: Разработка топологии СБИС Логический синтез Физический синтез и верификация Требования к кандидатам: Практический опыт разработки цифровых СБИС по технологии 90-45 нм. Опыт разработки и верификации систем на кристалле (SoC) с использованием IP-блоков. Опыт работы с микропроцессорными ядрами компании ARM, интерфейсами PCIe, DDR. Знание маршрута проектирования СБИС RTL-to-GDSII c использованием САПР компаний Cadence. Хороший технический английский. Другие навыки, которые могут быть полезны: Знание скриптовых языков для оптимизации процесса разработки. Знание методологии Low Power. Где расположен наш офис: Мы находимся на территории МФТИ в Долгопрудном, это 15 минут от м.Алтуфьево (маршруткой) или 30 минут от м.Савёловской (электричкой). Что ещё мы предоставим: Белую зарплату. Гибкий график. И массу интересных задач = ) Оклад до 200 000 тыс. рублей при соответствующей квалификации Контакты: [email protected] (руководитель проекта) Все вопросы по почте. Попросили разместить.

А в чем проблема купить китайскую антенну. Стоит недорого - расстояние считавыния от 60 см до 1.5 м. Расстояние считывания в большей степени определяется не размерами антенны ридера, а геометрическими размерами транспондера и используемой в нем антенны. Если это капсулы под кожу животных, то проблематично такое расстояние считывания получить. Если интересно - пишите в личку, посмотрим, чем Вам можно помочь.

В общем, проектирование библиотечных элементов - это выбор оптимального соотношения между потреблением/быстродействием/(частично площадью). Жертвуя быстродействием, выигрываем в потреблении. Не совсем понятно зачем так между различными переключениями перекашивать фронты? Наоборот, при проектировании библ.элементов их стараются максимально выровнять между собой. А так - делайте, что душе угодно. Но на моей практике, элементы с увеличенной длиной канала в логических элементах иногда проигрывали не только по быстродействию, но и по потреблению из-за возросших паразитов в топологии. В схеме было все очень хорошо, после экстракции топологии быстродействие иногда падало в 2-3 раза. И еще, такое неоптимальное соотношение между размерами n и p транзисторов ведет к сильному смещению точки переключения элементов, что значительно снижает помехозащищенность элементов. Для низких напряжений питания - особо актуально. И в дополнение, SC - это обозначение в схемотехнике закреплено за switched-capacitor circuits. Для стандартных библиотечных элементов используют все-таки STD cells.

По поводу массивов элементов - если не изменяет память, используются для замера токов утечки (возможно также для напряжения пробоя). При отказе одного из элементов (транзитора, инвертора) в массиве наблюдается значительный выход параметра за границы спека. Судя по описанию матрицы, имеются в виду структуры для inline контроля пластин и отладки техпроцесса. Для характеризации SPICE параметров (экстракции SPICE моделей) набор тестовых структур будет другим. Так как данные по топологии данных структур и методике их измерений являются закрытой информацией на фабе (в отличие от PDK) - не думаю что кто-то из имеющих доступ к ней, осмелиться ее выложить.

Часто ошибка SCONNECT в Calibre возникает в случае, когда логически шины соединены ( имеют одно и тоже имя), а физического соединения через металлизацию нет. При этом физически (реально) имеется электрическое соединение через карман-подложку. Для детализации в Calibre используйте в LVS Option -> Report option "S" -> "Report detailed sconnect conflicts". Выключите опцию "Abort LVS on Softchk errors". При ее выключении LVS должен пройти без ошибок.

В Virtuoso Layout для замены элементов используется команда Design -> Remaster instances ... Работает эта команда считанные секунды даже на больших проектах. В вашем случае надо изменить только имя библиотеки у всех ячеек.

Кластеры, криптография, энергоэффективность, нежелания проектирование под ПЛИС. Задачи свойственные bitcoin-майнерам и им подобным схемам.Вот здесь есть кое-какие интересные цифры по стоимости производства и энергоэффективности (задачи-то у вас схожие) ссылка. Производство же через НИИ тоже, кстати, не такое дешовое. Несколько лет назад кв.мм. на 90 нм стоил что-то около 5-10 тыс. $.Но надо понимать, что максимум, что вы получите через всевозможные учебные программы и НИИ - это несколько десятков образцов из MPW.Если надо больше (хочется же ASIC за 10$). То суммы для 90 нм ориентировочно (а это почти у всех уже 300мм): фотошаблоны (200-500 тыс $) стоимость партии (мин около 25 пластин - от 50-75 тыс $) + сопутствующие услуги фабрики, резка, утонение, корпусирование, тестирование и т.д. Вот теперь и посчитайте, сколько надо продать ASIC, чтобы стоимость их была по 10-20 $.И еще - по статистике для цифрового дизайна (имеются ввиду профессиональные дизайн-центры) необходимо в среднем 2 итерации производства до выхода рабочего изделия (коммерческого).

- создание ASIC - для специфических криптографических нужд - опыта разработки ASIC нет - образование далёкое от радиоэлектроники (теоретик) - планируется в качестве инструмента использовать accel p-cad Я вот дам такой совет - займитесь тем делом, которое умеете лучше всего и которое по возможности приносит вам деньги и удовольствие. А если очень хочется, времени свободного и желения много - для начала спроектируйте и проверьте работу прототипа на ПЛИС. Денег много сбережете, если желание пропадет. Основные подводные камни: 1) Свободные средства в размере от нескольки млн рублей (изготовление, корпусировка, тестирование ИС). 2) Для разработки в нашей стране криптографических средст необходима лицензия ФСБ. 3) Наличие знаний и навыков(реального, а не теоритического опыта) в области разработки ИС у Вас или желающих Вам помочь в этом непростом деле.

Как-то не до конца понятна из описания причина проблемы. 1) Сколько выводов имеют пады земли/питания? 2) Если несколько - правильно ли экстрагируются металлические резисторы при LVS? 3) Пины земли питания в электрической схеме площадок глобальные или inherent (т.е. поддерживвает ли вообще IO библиотека разделение цепей питания или их переименование)? Такое ощущение, что вы пытаетесь глобальным пинам присвоить наименование, отличное от их изначального. VSSC и VDDC -это ваше собственное обозначение цепей?

Для элементов IO такие трюки не применяются, поскольку от таких элементов требуется максимальная надежность. Площадки должны функционировать все свое время жизни с заданным количеством отказов. Для схем, которые постоянно не находятся под стрессовым напряжением ( близким к напряжению пробоя диэлектрика или p-n перехода), например, такие как схемы накачки энергонезависимой памяти (flash), схемы электростатической защиты, схемы накачки для управления ключами переключаемых конденсаторов, работа с напряжениями, большими чем типовое допустимое напряжение питания - обычное явление. Такие схемы обычно могут работать с напряжениями в 80-90% от напряжения пробоя. Давно известная приближенная оценка пробовного напряжения: Uпробоя в вольтах = толщина подзатворного в ангстремах. Это что касается пробивного диэлектрика. Также следует контролировать в таких схемах пробой pn-переходов. Вообще многие фабрики имеют элементы ввода-вывода, которые работают в режиме overdrive. Т.е. элементы ввода вывода, например, рассчитанные на 2.5 В, поддерживают напряжения до 3.3 В на той же элементной базе. Что касается схемотехники формирования и использование таких напряжений - то это стандартные схемы накачки, использование транзисторов со смещенным потенциалом кармана (подложки) и т.д. Работать с 5В при питании 3.3В и типовыми транзисторами - это реально. С 12 В - скорее всего уже нет, поскольку уже ни один pn -переход не выдержит такого обратного смещения.