StewartLittle

Часом нет. :) В УОМЗе такая же проблема возникала, и тоже с AVR :) Минут через несколько фотки с джамперами готовы будут.

Так, все ясно. Вам нужет ByteblasterMV. Для того, чтобы сконфигурировать сие поделие в режим ByteblasterMV, нужно сделать следуюшее : 1. Снять перемычки со всех трех двухштыревых джамперов. 2. На всех трехштыревых джамперах нужно закоротить перемычками центральный контакт и тот боковой контакт, у которого квадратная контактная площадка. Т.е. правило простое : - для режима BytelasterII на всех семи джамперах соединить круглые контактные плошадки - для режима BytelasterMV соединить центральную круглую контактную площадку с квадратной (где они есть), с двухштыревых джамперов перемычки снять. P.S. Вы не из УОМЗ часом?

Ну я их собирал :) Уточнения - каким софтом вы пользуетесь, и какие микросхемы программировать собираетесь? И куда отправить инфо? Можете со мной связаться: roman(at)efo.ru

Подробности там : http://www.atmel.com/dyn/general/updates.a...tnSubmit=Submit Avr32.pdf

Можно ставить не квартусы, а только квартусовские программеры. Или используйте Jam Player - это вообще консольное приложение. Взять его можно там : https://www.altera.com/support/software/dow...oad_center.html

Если хотите именно NiosII, то начинайте отсюда : http://www.altera.com/literature/lit-nio2.jsp - все по порядку. Если желания использовать NiosII нет, но хочется освоить альтеровскую технологию создания систем на кристале, то начинайте отсюда : http://www.altera.com/literature/quartus2/lit-qts-sopc.jsp Особенно напирайте на это : http://www.altera.com/literature/manual/mnl_avalon_spec.pdf

Нужны уточнения - см. почту.

У альтеры есть мегафункция IIR. Могу на ftp залить (с исходниками)

Пытаюсь внедрить в SystemDesigner свежую AvrStudio 4.12. Делаю все по аналогии с предыдущими версиями. Но, похоже, плагин, отвечающий за совместную верификацию, встает как-то криво. Соответствующих пиктограмм не появляется, и коверификация, есс-но, не стартует. При откате обратно на версию 4.11 ситуация получается аналогичная (а раньше ведь работало как часы). Кто-нибудь такую операцию проделывал? Успешно? А то большое подозрение, что нужно винды переустановить. :cranky:

Не у тех спрашивал :) Этот девайс сейчас на аллокейшене - то биш он доступен для заказа, но срок поставки очень большой, до шестнадцати недель. Другими словами, весь мир стоит в очереди на эту микросхему. Cypress сперва отгружает ее крупным OEM'ам, а уж всем остальным - во вторую очередь. Правда есть возможность привезти ее недели за четыре, но только в кол-ве 100 шт. и втридорога.

Ага, щаз! Web Edition потому и бесплатный, что лицензия для него бесплатно предоставляется. Для особо ленивых : http://www.altera.com/support/licensing/lic-index.html см. линк "Quartus® II Web Edition Software". Лицензия дается на полгода. Через полгода заходим туда же, и просим еще лицензию. И так раз в полгода - на альтеровский сайт за новой лицензией. И ничего крякать не надо (в отличие от полной версии). ТщательнеЕ изучайте матчасть.

1. Запускай в виндах консольное окно : Start-меню, отуда командную строку (Run), и там водим команду cmd 2. В консольном окне перейди на досм с: - вводи с: и жми <Enter> 3. Затем введи команду dir > f После этого в корне диска с: появится файл с именем f - смотри его содержимое. Во второй строке файла буде прописано Volume Serial Number is <bla-bla-bla> Вот этот самый <bla-bla-bla> и усть то, что тебе нужно. В своем лицензионном файле вместо "HOSTID=ffffffffffff" впиши "HOSTID=DISK_SERIAL_NUM=<bla-bla-bla>", только <bla-bla-bla> должно быть без дефиса. И незабудь подрихтовать sys_cpt.dll.

У меня все проблемы вылечились установкой режима совместимости с Win95. Но у некоторых коллег при установке этого режима совместимости возникали другие проблемы (видимо, зависит от конфигураци виндов). См. приоженный файл - там описывается коренное решение проблемы (автор не я). Trouble_Figaro7.pdf

:cheers: С использованием JTAG в данном случае хорошо отлаживается программный код для процессорного ядра. А вот о правиьности работы аппаратной части проекта в этом случае можно судить лишь косвенно. Все-таки проект для FPGA'шной части удобнее отдаживать с использованием HDL-симулятора (с Seamless, или без него - это не принципиально, если, конечно, модель воздействия от процессорного ядра корректна).

Ну, если рассматривать Systemdesigner как оболочку, то она сама по себе нафиг не нужна, и болеть там нечему :). А вот средства моделирования синтеза... Рабочий ModelSim - это инструмент необходимый, но не достаточный. Кроме него важно, чтобы работал Seamless - среда совместной верификации (передает воздействия/реакции между программным и аппаратным симуляторами - AvrStudio и ModelSim). Не все лекарства для ментора умеют делать лицензию для seamless (к счастью, mentor_all его перекрывает :) )

Есть, пиши в мыло roman(dog)efo.ru

Или вот еще пример, как делать не надо :) ************************** subdesign clkx2 ( clk_in :input; clk2x_out :output; ) variable one :dff; two :dff; reset :dff; begin one.clk = clk_in; two.clk = !clk_in; one.d = vcc; two.d = vcc; clk2x_out = one # two; one.clrn = !reset; two.clrn = !reset; reset.d = vcc; reset.clk = clk2x_out; reset.clrn = !reset; end; ************************** Только что проверил - в квартусе моделиуется. Но в этом примере есть ограничение - входная частота не должна быть выше определенного значения, которое определяется архитектурой и быстродействием ПЛИС (попробуйте промоделировать сами). К примеру, по результатам моделирования, в EPM240T100C5 при входной частоте выше 16,66 МГц (период 60 ns) этот проект уже не фурычит.

Как говорится, "что русскому хорошо, то немцу - смерть". Технологии разработки устройств на основе "средней" логики и на основе ПЛИС - это, как говорят в Вашем замечательном городе, две большие разницы. И требования к проектам, соответственно, тоже разные.

Ну тае ее, поди, отпимизатор посчитал ненужной да и выкинул.

Вот в этом асинхронщина и есть. Ваш выходной сигнал буде зависеть от задержки LCELL. А это - величина не детерминированная :) Зависит она о туевой хучи условий - температуры, напряжения питания, фазы Луны и пр. И если даже на макете вы соберете более-менее работаюее устройство, то с повторяемостью такого устройства могу возникнуть ба-альшие пролемы. Хотите удвоить частоту - используете PLL (если она, кончено имеется в кристалле).

Оптимизация, сэр! А вообще, делать такую асинхронщину в ПЛИС - моветон. Получите по полной программе комплект шаманских плясок с бубном.

Посмотрите на семейство AT40KAL фирмы Atmel : http://www.atmel.com/dyn/resources/prod_do...nts/doc2818.pdf У них макроячейка имеет два комбинаторных выхода. Ну распределенная память есть. Только вот софт (среда размещения и разводки Figaro IDS) имхо не очень фонтанистый. Но приноровиться можно :)

Я давно с этим не вожжался, могу что-то и напутать. Но мне смутно припоминается, что просто поделить чатоту на PLL нельзя. Можно сперва умножить, потом поделить, и то делитель не может быть больше множителя. Для проверки реализуемости используйте MegaWizard. Если будете в нем вводиь некорректные установки, он сразу завопит, что так нельзя. А если он все сожрет, то из него можно получить AHDL'ный includ'ный файл и включить его в ваш исходник.

Синус в качестве клока не годится ! Возможность просто разветвить тактовый сигнал будет зависеть от нагрузочной способности генератора. Все-таки лучше использовать специализированныйц клоковый буфер-развктвитель, особенно если нужно заводить клок на разные платы. Такие буфера есть у IDT и Cypress. В принципе, по плисовым меркам частота 10 МГц невысока, но в общем случае, особенно если плата сильно развесистая, может понадобиться еще выравнивание набега фазы на тактовых входах все ПЛИСов. Буфера с такой возможносью есть у Cypress.

"Определяйте правильно смысл слов, и Вы избавите человечество от половины его предрассудков" (с) Рене Декарт :)