Ksev-vrn

Как работает функция assign net to via я понимаю, и я ей часто пользуюсь, просто не было еще случая в моей практике когда был свободный неподключенный полигон и в зону этого полигона копировалась бы виа. И казалось бы 2 свободных от цепей объекта (полигон и виа) которые по отдельности легко подключаются к физическим цепям (по крайней мере via), вместе образуют цепь, которой физически нет, но разорвать ее можно только функцию assign net to via (т.е автоматического подключения в этой ситуации уже не будет). А по поводу что в 17,2 такого нет, признаю поспешил с выводами обвинив только 17,4 в этом "безобразии", но интересна сама ситуация - так получилось, потому что именно так и задумано разработчиками программы, или это ошибка и так быть не должно?

Нашел причину, может кому то будет интересно (перегнал в 17,2 там ситуация повторилась) - проблема была в том, что на внутреннем слое был неподключенный полигон, в момент копирования via, она подключалась к этому полигону и уже не реагировала на автоматическое подключение к другой цепи, как только удалил полигон все заработало как надо.

Подскажите, может кто знает, как подключить в 17,4 (хотфикс 12) пустую Via (dummy net) к цепи без помощи функции "Assign net to via"? Это баг хотфикса или это так задумано в этой версии (не могу судить о предыдущих хотфиксах, ибо только осваиваем эту версии и очень мало работаю в ней), и можно ли это как то исправить и сделать как на 17,2 (через аdd line).

Я для этих целей использую скрипт (который можно записать самому через меню). Затем назначить на него горячую клавишу в env. Потом выделять нужный пин и вызывать этот скрипт горячей клавишей.

Setup->User Preferences->UI->Fonts->Fontsize и выставить там что то около 8-9. Надписи уменьшатся и окно уменьшится

Здравствуйте форумчане, в последнее время стала часто вываливаться программа Allegro PCB Designer, иногда невозможно даже что то сделать на плате - открываешь, малейшее движение мышкой и программа закрывается. Подскажите кто сталкивался с такой проблемой, как ее решить?

Есть, необязательно повторно пины переставлять им можно добавить в слой Pin Number в центр пина текст собственно номер пина и таким образом механический пин превращается в электрический. Аналогично и в обратном направлении - если у электрического удалить номер он превращается в механический.

Не знаю как в 16,6 (подозреваю что, что то подобное есть), но в 17,2 это делается очень просто Setup - Design Parameter editor - Simbol options

Здравствуйте попробуйте просто перезалить полигон, у PCB Editora такое бывает.

Никакая команда у меня не была включена в Capture, причину из-за чего у меня возникает эта ненужная горячая связь я нашел, все дело в том, что на эти цепи у меня стоят ограничения по максимальной длине (total etch length), как только я снимаю ограничения горячая связь в режиме слайд исчезает. Не знаю насколько стара (стар) эта (этот) особенность (глюк) программы, ранее мне не приходилось использовать такие правила (total etch length) но сейчас у меня 62 hotfix версия 17.2 и если это сделано специально, то это ужас как неудобно: во-первых PCB Editor тормозит, во-вторых перестают работать горячие клавиши (активной то становиться Capture)

Здравствуйте уважаемые форумчане, столкнулся с проблемой, может кто то поможет решить ее. Суть проблемы в следующем: во время работы с дизайном платы (а именно при выбранной команде слайд), Capture (схема открыта в этот момент), постоянно перехватывает активность и ищет эту линию на схеме, открывает кучу листов где эта цепь, а главное после этого перестают работать горячие клавиши PCB Editora (так как активной становиться схема).

Спасибо, да теперь вижу мой косяк

Здравствуйте уважаемые форумчане, буквально сегодня столкнулся с проблемой (к сожалению на живой плате) замыкания цепей, которую невозможно (ну только если визуально) обнаружить. Будьте аккуратны со свойством DYN_CLEARANCE_TYPE = NO_VOID, есть риск замыкания с цепью о котором программа нечего не сообщит, независимо от того что у вас задано в свойстве Net_Short (как на прикрепленных файлах). Эти свойства перекочевали из предыдущей платы, там применение DYN_CLEARANCE_TYPE = NO_VOID оправдано тем, что нужно было замкнуть отверстия на динамический полигон Safety_Gnd. Если кто знает как отслеживать такие моменты (кроме конечно визуального просмотра) поделитесь опытом.

Не знаю как в 16,6 (думаю что есть такая же функция), но в 17,2 сделать довольно не сложно - в CM в Properties - Net - Route/Vias Keepaut Exception создаете новую группу RKO и в нее включаете все цепи которые хотите вести в зоне keepaut. После этого вашему полигону Keepaut можно задать ассоциацию с ранее созданной группой RKO. Для этого нужно выбрать ваш полигон и в Options есть вкладка Assign to Keepaut Group в ней выбираете вашу созданную ранее RKO группу и все в этом полигоне можете спокойно вести цепи и пробивать виа из группы RKO.

Я думаю в вашем случае подойдет такой метод http://www.flowcad.pl/AN/FlowCAD_AN_Capture_Con_Sym_Prop.pdf

было ранее вот ссылка

Раньше я тоже такого не наблюдал, возможно эта фишка появилась в одном из хотфиксов. На данный момент у меня последний 48.

Вы не правильно поняли суть вопроса. Изначально есть некоторое виа которое ошибочно подключилось или было подключено к одной цепи, а теперь его нужно переключить на другую (например 2 полигона питания идут друг под другом, переходное было пробито на один полигон, а нужно подключить на второй) и в этом случаи при использовании функции "Assign net to via" виа теряет цвет и приобретает дефолтовский. До переподключения все виа окрашены в цвет своей цепи, никаких подавлений не включено. А по поводу что в аллегро не может быть такого что цепь окрашена в один цвет а пренадлежащие ей виа в другой легко - перекрашивайте не всю цепь целиком, а просто виа и увидите что можно.

Здравствуйте, помогите решить проблему. Заметил такую особенность, при переподключении via к какой нибудь цепи с помощью функции "Assign net to via" переподключаемое via не окрашивается в цвет цепи, его цвет сбрасывается в цвет по умолчанию, очень неудобно его постоянно подкрашивать вручную.

Спасибо, за ответ.

Здравствуйте, подскажите никто не сталкивался с проблемой связи между проектом в PCB и Capture. При выделении компонентов на схеме в плате эти же компоненты не выделяются, и наоборот при подсветке компонентов в плате на схеме все тихо. Галочка intertool communication включена, версия Hotfix последняя 48.

Замечал неоднократно что программа из однообразного количества ошибок выбирает первую попавшуюся а остальные такие же оставляет на совести конструктора. Так что если она ругается только на C15 это не означает что у вас нет ошибок в таких же конденсаторах как C15.

может быть проблема в точности сетки? попробуйте сетку сетку взять с 3 знаками, например 0.001 или 0.005.

В версии аллегро 17.2 (я только не помню с самого начала или после некоторого обновления), появилась возможность применять к полигонам логические операции OR, AND, ANDNOT и XOR. С помощью этих команд можно разрезать полигоны.

вписывайте свои настройки в local env до строк ### User Preferences section ### This section is computer generated. ### Please do not modify to the end of the file. ### Place your hand edits above this section. ### В таком варианте ваши команды не должны переписываться