jojo
Свой-
Постов
572 -
Зарегистрирован
-
Посещение
Весь контент jojo
-
Что-то у меня не получается. USB UART FTDI подключен к UART MSP432 напрямую к P1_2,P1_3 / UCA0RXD,UCA0TXD. Заводская программа загружена в ПЗУ и работает, я хочу прменять на более новую версию. Прошивка в виде TXT
-
Понять просто очень - микросхема значительно не соответствует по характеристикам даташиту и микросхемам других партий. Или вообще не работает.
-
Эти чипы не редкость. Хорошо, если они просто немного хуже белых чипов. Бывает, что значительно хуже по характеристикам или не работают вовсе.
-
:) Я бы купил у нормального поставщика и сравнил. Левая ПЛИС у вас.
-
Такая ситуация бывает с ПЛИС, взятых на Малой Арнаутской. Хотя причина может быть не в этом.
-
Преимущество или не реализовано, или его нет в данном случае.
-
Vivado 2018.2
jojo ответил Alex77 тема в Среды разработки - обсуждаем САПРы
Да, я поверил знающему человеку, а получилось как всегда. Одни проекты у меня выиграли от перехода на 2018.2 Другие перестали собираться, откатился на 2017.4 -
Vivado 2018.2
jojo ответил Alex77 тема в Среды разработки - обсуждаем САПРы
Я слышал, что в 2018.2 меньше глюков, и надо переходить) -
Спасибо. Но это ведь при 100 градусах Цельсия. При 50-60 уж можно 2-3 А на вывод.
-
Тема, в общем, нормальная. Азота ведь не будет. Теперь интересно узнать, откуда ограничение на ток через вывод, я от разных людей подобную оценку слышал. Семинар что ли был какой-то на эту тему.
-
А есть такие данные, что именно сгорит? Я думаю, мало кто пробовал, ибо просто плат таких нет или почти нет.
-
из платы на KU115 можно выжать 150-200 Вт на разъёме питания. 150 Вт можно наверняка. на 200 можно пойти, если вообще всё в ней включить на частотах 500-600. и данные ближе к случайным нужны.
-
Наверное, можно прочитать что-то через Selectmap.
-
На большинстве отладочных плат стоит 1 FPGA. Хост лучше задействовать, чтобы снизить масштабируемость. ML/NN я еще не щупал. Что-нибудь для примера есть стоящее?
-
В общем да, не факт, что снижение. Это нужно проверить. Как я понял, нужно задействовать всю пропускную способность PCI Express и DDR4, только тогда изготовители ASIC немного отстанут. С другой стороны, тогда можно просто сделать полезное решение HPC, а обыватель вполне может купить FPGA для него при условии нормальной окупаемости (а обыватель майнит на всём что шевелится). Проблема в том, что я ещё не идентифицировал такое решение, а те кто знает, делиться информацией не спешат.
-
Смысл в том, что я вынуждаю разработчиков микросхемы ставить мультиплексор туда, где у меня его не будет. У меня 1000 немного отличающихся прошивок FPGA, а в ASIC мультиплексоры на 1000 входов перед каждым триггером. Пример. В большом Kintex-7, допустим, получится 10 конвейеров * 500 МГц = 5 гигахэшей/сек. Специализированный вычислительный блок (т.н. АСИК) даст сопоставимую производительность по порядку величины. Но их, блоков, продают 100500 шт, они дешевые, и net hashrate улетает в небеса. Цель модифицировать алгоритм хэша так, чтобы он от этого стал хуже реализовываться в ASIC.
-
Труба, главным образом, наступает для GPU. Ну, и что говорить, FPGA. Специализировнное железо выпускается в неконтролируемых количествах, и только производитель получает с него навар. Проблема только в тираже, с технической стороны всё, конечно, идеально. Производитель хитёр. Он долгое время скрытно использует своё железо перед тем, как его продать буратинам. Каждая партия железа уменьшает финансовый результат для конечных пользователей. И только производитель в выигрыше.
-
Да, надо ещё подумать. Трудящиеся страдают от наплыва АСИКов. У них появился интерес к ПЛИС, но нынешние алгоритмы все АСИК-незащищённые. Труба им всем, если ничего не сделать. А 1600 шт. мультиплексоров 1600 в 1 много места займут? Я понимаю, что вопрос странный, но много или мало по сравнению с чем-нибудь известным - SHA1, например? Моя идея сделать что-то вроде старого crypt, в котором соль влияла не на данные, а на связи внутри ядра.
-
Коллеги, есть вопрос. Я хочу придумать решение, выравнивающее производительность FPGA и ASIC в задачах хэширования. Первая идея, что пришла мне в голову - добавить большой мультиплексор на входе и выходе конвейера. block'=MUX(block, select); hash'=Keccak(block'); hash=MUX(block', select); Таким образом конвейер Keccak в ASIC-е обрастает мультиплексорами, на которые тратится площадь кристалла. В FPGA мультиплексоры и так есть в коммутационных ресурсах, но нужно собрать тьму прошивок под каждое значение входа select и грузить их по Selectmap. Можно поставить аналогичные мультиплексоры внутрь конвейера между раундами. Но я бы не хотел это делать, т.к. хэш будет уже не Keccak. Какие примерно параметры мультиплексора мне нужны, чтобы эта идея начала работать? Исходный код конвейера прилагается, если кому не лень собрать и прокомментировать, буду рад. keccak.zip
-
ПЛИС-реализация алгоритма "Монеро"
jojo ответил lex4ern тема в Предлагаю работу
Выше ссылку давали, не открывается. Мне кажется, в xmr-stak самая свежая реализация. https://github.com/fireice-uk/xmr-stak/blob...tonight_aesni.h 3-4 месяца на интерфейсы, тут, пожалуй, не надо. Если они сразу заработают. И какой хэшрейт ожидает увидеть заказчик? (Как вариант, если этот хэшрейт не очень велик, можете рассмотреть другие алгоритмы, для которых нет ASIC, если мощность и охлаждение позволяют). В общем, здесь есть чем заняться. И несколько очевидных и не очень трюков есть, касающихся внутреннего цикла алгоритма. Вы их сами увидите, кто возьмётся. -
Ультражирный чип желателен >1 млн LUT6. Тогда конвейер разворачивается. Но где ж его добыть, этот чип.
-
В HPC, мне кажется, для ПЛИС есть место по определению. https://selectel.ru/lab/fpga/ "Области применения технологии Обработка потокового видеоконтента и графики Машинное обучение Нейронные сети Анализ big data Майнинг криптовалют Расчеты в НИОКР Расчеты в академических исследованиях Биотехнологии Моделирование живых систем Биоинформатика" Средний кинтекс 7 местами кроет GTX1070 и иногда две 1080ti по производительности. И в 10 раз по мощности. У нас же никому ничего не надо. Какой там HPC.
-
Корабль этот весьма полезный для разных дел.
-
Смотрите что я нашёл. https://selectel.ru/lab/fpga/ https://habrahabr.ru/company/selectel/blog/352174/ Тут и идеи, и матчасть. Семинары тоже проводят.
-
Мне тут уже в другой ветке сказали, что коль скоро есть CAST IP, то нужно сушить вёсла и не даже пытаться. Хотя решения их презентованы с вполне посредственными ТТХ. Так и здесь. Фишка именно в том, чтобы сделать без инвестора. Если бы инвестор был значимой фигурой, то он бы уже себя проявил, а его нет. Инвестор - фикция.