Перейти к содержанию
    

evgeniy_s

Свой
  • Постов

    74
  • Зарегистрирован

  • Посещение

Весь контент evgeniy_s


  1. Ведущий российский разработчик и производитель комплексных решений для высокопроизводительных вычислений и центров обработки данных компания «Т-Платформы» объявляет вакансию на должность: разработчик серверного оборудования, инженер-схемотехник. Требования: Обязательные: — высшее или н/высшее (не младше 5-ого курса) техническое образование; — знание ГОСТов: ЕСКД, ЕСПД и пр. — отличное знание электроники (как практическое, так и теоретическое); — знание современной элементной базы: микропроцессоры (Intel, AMD, IBM и пр.), память (HDD, RAM, Flash и пр.), микроконтроллеры (Intel, Atmel, Philips, TI и пр.), наборы микросхем (Intel, AMD и пр.), преобразователи напряжения, коннекторы и т.д. — знание интерфейсов: PCI, PCI Express, InfiniBand, HyperTransport, IPMI, I2C, USB, SPI, UART; — теоретические и практические знания по проектированию печатных плат (схемотехника, топология); — владение инструментами проектирования: PCAD, Mentor Graphics, Cadence. — опыт разработки высокочастотных электронных схем; — аккуратность и исполнительность; — знание технического английского языка. Желательные: — навыки проектирования FPGA (Xilinx, Altera, Actel); — знание языков программирования VHDL, Verilog; — опыт использования САПР Aldec Active-HDL, Xilinx ISE, Model Sim; — опыт проектирования в таких программных продуктах, как: Solidworks, Pro/ENGINEER, AutoCAD — опыт программирования драйверов под Linux и Windows; — знание основных языков программирования: C, С++, Assembler. Обязанности: Разработка серверных аппаратных решений: — разработка электронных схем серверного оборудования; — проектирование РЭА (корпусов, систем охлаждения, источников питания); — написание технической документации (ТЗ, КД, отчёты по НИР, ОКР и пр.); — тестирование оборудования (написание методики тестирования и проведение самого тестирования); — работа с удалёнными разработчиками; Условия: — Обучение за счет компании. — Возможность профессионального и карьерного роста, дружный, сплоченный коллектив. — Расположение офиса: м. Юго-Западная+ 15 минут пешком или 5 минуты на транспорте Контакты: — Менеджер по персоналу Светлана Балахонова — E-mail: s v e t l a n a . b a l a k h o n o v a @ t - p l a t f o r m s . r u — Тел.: (495) 956-5490 Размер заработной платы - от 50 000 р. (определяется по результатам собеседования).
  2. Уважаемые коллеги, работал ли кто-нибудь из Вас с Hyper Transport'ом (HT)? Не подскажите ли у кого что получилось? Конкретно, меня интересует делал ли кто HT 16/400 бит/МГц на Xilinx. Если делали, то на каком кристалле и получилось ли? Спасибо.
  3. :maniac: А пароль на этом сайте вам дадут только тогда, когда вы станете членом PCI-SIG. :tongue: Нужно для этого совсем ничего: зарегистрироваться и платить $3000 в год (annual fee of $3000 (U.S.) ;) Замечательный ответ, вопрос - ещё лучше!
  4. И Вы задаёте этот вопрос имея такое количество постов!? Вообще-то Вам давно пора в "свои" (если, конечно, это действительно посты, а не флуд). Смело подавайте заявку на вступление и доступ к FTP Вам обеспечен.
  5. Ну, что касается материалов по PCI Express на http://rm-f.net/~orange/devel/specifications/, то всё лежит на FTP и даже в большем количестве, поэтому не расстраиваетесь. :)
  6. На выставке "EXPO-ELECTRONICA"-2006, судя по анонсам, кажется тоже будет представлена парочка изделий на PCI Express. (...эээ... себе же ответил. О как!)
  7. Ну что же, я за Вас рад, поздравляю. Микросхемка хорошая, так что может получиться очень неплохая система. Впереди у Вас ещё отладка - надеюсь всё получиться. Нас тоже этот процесс ожидает. Недавно начальство всё-таки приняло решение идти в сторону совместимости нашего собственного ядра PCI Express и того PCI Express, который теперь уже есть почти в каждом чипсете обычного персонального компьютера. С ужасом жду того момента, когда я свой 6 портовый коммутатор PCI Express 1x воткну в компьютер... Не то слово - единицы! Вот, например, на прошедшей 8-ой Международной конференции и выставке "Цифровая обработка сигналов и её применение" я нашёл одно единственное изделие на PCI Express - АЦП с интерфейсом PCI Express x1 или x4 на микросхемах PLX (подробнее о PLX можно прочетать коротко тут: http://www.ixbt.com/news/hard/index.shtml?05/92/67, а полно - вот тут: http://www.plxtech.com/products/pci_express/default.asp). Так что нас действительно мало.
  8. Advanced Switching

    Уважаемые коллеги, нет ли у кого-нибудь из Вас спецификаций Advanced Switching, а именно: 1. ASI Core Architecture Specification Rev. 1.1 11/2004. 2. ASI PCI Express to AS Bridge Architecture (PI8) Specification Rev. 1.0 02/2004. 3. ASI Simple Queuing (PI-11) Specification Rev. 1.0 01/2005. Если что-нибудь из этого есть - киньте, пожалуйста, на FTP или напишите в ПМ или отправьте на почту ([email protected]). Буду очень благодарен. Вот несколько datasheet'ов, рассказывающих о том, что такое Advanced Switching: PCI Express and Advanced Switching: Evolutionary Path to Building Next Generation Interconnects: 20120021.pdf Advanced Switching for the PCI Express Architecture: Advanced_Switching_for_the_PCI_Express_Architecture.pdf
  9. Спасибо за ссылку! Скачал несколько маленьких обзорных статей - очень интересно, жаль стандарта не удалось найти (уважаемый tdmi, если у Вас есть - киньте пожалуйста на FTP). А вещь, судя по всему, будет интересная и перспективная:
  10. Уважаемый khach, вообще о CompactPCI Express я впервые слышу. Может Вы имели ввиду спецификацию PCI Express™ ExpressModule™ Electromechanical Specification v1.0, February 14, 2005, что очень похоже на промышленный (индустриальный) стандарт: Я смотрел www.pcisig.com, но там нет даже упоминания о CompactPCI Express. Думаю, что такой версии PCI Express несуществует. :( Уважаемый Нбо Туабе, я тоже ради интереса защёл на ихней сайт и посмотрел - действительно продают v1.1. Никаких других версий, ECN'ов и errat по базовой спецификации, кроме вышеперечисленных, не существует. Поэтому лично у меня есть только одно объяснение этому: избавиться от буквы 'a' в конце номера версии. А связано это вот с чем. В начале своего развития PCI Express предназначался для более широкого применения, нежели просто усовершенствованная периферийная шина, построенная с использование топологии "дерево". Если бы мы с вами видели спецификацию v1.0, то подивильсь бы произошедшими изменениям, по сравнению с v1.0a! Как Вы сказали выше у PCI каждая версия сопровождалась какими-то значительными изменениями, так вот у PCI Express такое изменение произошло при переходе с v1.0 к v1.0a, поэтому они и поспешили выпустить версию v1.1. Это, конечно, сугубо моя личная точка зрения, но посмотрев одну из первых errat по PCI Express от 15.04.2003 складывается именно такая точка зрения - достаточно сказать, что было выкинуто всё, что связано с Advansed Switching и функционированию PCI Express как многорутовой коммуникационной среды (X-tree, fat tree)! Advanced Switching впоследствии выделился в отдельный стандарт (и даже отдельную членскую группу PCI-SIG). Не последнюю роль в этом спектакле по разделению стандартов сыграл фактор значительной схожести стандартов PCI Express и Serial RapidIO, который появился несколько раньше.
  11. Уважаемый Нбо Туабе, последние версии спецификаций PCI Express таковы: PCI Express™ Base Specification v1.1, March 28, 2005. Которая включает: 1.0 Initial release. 07/22/02 1.0a Incorporated Errata C1-C66 and E1-E4.17. 04/15/03 1.1 Incorporated approved Errata and ECNs. 03/28/05 PCI Express™ Electromechanical Specification v1.1, March 28, 2005. Которая включает: 1.0 Initial release. 7/22/02 1.0a Incorporated WG Errata C1-C7 and E1. 4/15/03 1.1 Incorporated approved Errata and ECNs. 03/28/05 PCI Express™ Mini Card Electromechanical Specification v1.1, March 28, 2005. Которая включает: 1.0 Initial release. 6/02/03 1.1 Incorporated approved Errata and ECNs. 3/28/05 К ним существуют на данный момент всего 3 ECN: ECN_CompletionTimeout_3nov2005, 27 April 2005, updated 3 November 2005. ECN_ExprRegExpansion_3nov2005_2, 21 March 2005, updated 3 November 2005. ECN_Trusted_Configuration_Space_1jul2005, March 23, 2005, Updated 1 July 2005. Есть ещё один стандарт на реализацию PCI Express для индустриального и спец. применения, но о нём говорить не будем, т.к. там в основном речь идёт о корпусах и типоразъёмах. Это пока всё что есть по PCI Express.
  12. Уважаемый Aquatik, Вы же являетесь членом группы "Свой" - лезьте смело на FTP и качайте документацию. Там она достаточно свежая и в большом количестве.
  13. Нет проблем. Высылаю на мыло. :)
  14. Синтез - 10 сек. Разводка - 22 сек. Комп: Процессор: AMD Athlon 64 3700+ (2.21 ГГц), 1Мбайт L2. Мать: Gigabyte nForce 4 Ultra Память: Физически воткнуто 4Гбайта, доступно 3,2 Гбайта (4 модуля, 2 канала). Жёсткий диск: Segate 200 Гбайт. ISE: 6.3.03i. ОС: Win'2000 SP4. В фоне - DrWeb, VirtualDrive и куча каких-то ещё "вспомогательных" программ.
  15. Возможно было удаление одного поста... но точно не помню. А вот заходы под разными IP были (с одним и тем же именем, конечно). И правки постов были. Но в любом случае до сих пор счётчик отображает неправильное количество постов.
  16. Уважаемые администраторы, сегодня с удивлением обнаружил, что у меня уменьшился счётчик постов - их у меня 55 (56, но один поздравительный), а отображается 52. Почему так?
  17. Уважаемые администраторы, сегодня с удивлением обнаружил, что нельзя сделать шрифт полужирным - нажал на соответствующую кнопочку, в текст вставились соответствующие метки, но вот далее при размещение поста эти метки не превратились в полужирный шрифт, а вывелись вместе с текстом. Странно ещё и то, что в данном посте всё работает, а вот по этой ссылочке нет: http://electronix.ru/forum/index.php?act=S...85&t=11539&st=0.
  18. Уважаемый Владимир, попробую частично Вам помочь, дав один документик, касающийся пунктов 2 и 3: - Методы преобразования координат appendix_AB.doc тест жирного шрифта ааааааа test
  19. Добрый день всем. И Вас des00 с прошедшим! Да, похоже мы действительно не совсем поняли друг друга. Спасибо, что разъяснили ситуацию. У Вас сложная система и Xilinx, действительно, без Вашей помощи сам не разберётся. Но боюсь, что в таком случае Вам придётся последовать совету 3.14 и "вручную" расставить блоки. Насчёт времени удержания сигнала, может я конечно и здесь Вас не совсем понял (ну тогда надо на пенсию выходить ), но если дизайн полностью синхронный и разводчик вытягивает нужную частоту, то проблем быть не должно: есть два синхронных динамических триггера и логика между ними, при вытягивании частоты зинтезатор, а затем и разводчик автоматически учитывают необходимую дельту времени, нужную для срабатывания триггера. Проблемы здесь конечно могут быть, но только если вы балансируете на грани предельной частоты вашего дизайна. Обычно запас в 0,5 - 1 нс. (для высокочастотных дизайнов) вполне достаточен для гарантированной работы кристалла.
  20. Поскольку по новым правилам редактировать старые посты нельзя, то завожу новый. Все имеющиеся в предыдущем посте файлы я удалил, т.к. вся документация теперь выложена на ftp. :)
  21. Вся документация по PCI Express'у, а также масса datasheet'ов, whitepaper'сов и tutorial'ов лежит на ftp.
  22. Хорошо, если у Вас он всё же "ищет" этот недостающий файл, а вот я, как писал выше, не смог напрямую подключить к .vhd файлу .edn файл, пришлось это делать в LeonardoSpectrum, а уж потом в Xilinx'е. Дело в том, что формально для синтеза все условия выполнены - есть входные/выходные сигналы и нет каких-либо внутренних конфликтов, поэтому он и ругается Warning'ом, а не Error'ом.
  23. Уважаемый des00, тут дело скорее всего не в констрейнах и пр. установках и настройках Xilinx'а. Как мне кажется тут дело в том, как Вы писали исходный код на VHDL'е т.е. как Вы собрали свой конвейер. Если Вы помните, то в теме по распараллеливанию циклов я приводил внушительный список книг, так вот была там книга В.З. Шнитмана (точное название уточните в соответствующим топике), так вот эта книга одна из лучших (по моему мнению) по организации и построению конвейеров. Вы как-то упомянули, что стадии конвейера у Вас отделены FIFO - это неправильно. Стадии конвейера должны взаимодействовать между собой либо через внутренние регистры (невидимые программисту) либо через РОН'ы (регистры общего назначения). Все стадии конвейера должны работать на одной частоте. Информация может загружаться как в первую ступень конвейера (в простейшем случае) так и в любую произвольную ступень (наивысшая сложность). Также обстоит дело и с выводом информации. Теперь вопрос: а что за "выравнивание" вы там используете (внутри конвейера)? Если все стадии конвейера работают на одной частоте, то достаточно использовать триггер, а не какое-то FIFO. Это первое, теперь второе. Данные между ступенями могут передаваться в общем случае произвольным образом, например, данные из первой ступени передаются сразу в четвёртую. Для реализации этого используются два приёма: первый, наиболее простой, - проход данных через неиспользуемые ступени (я употребляю здесь термин "ступень" как эквивалент термину "стадия", хотя в общем случае, в теории это разные вещи, надеюсь Вы меня простите) без обработки. Второй, более сложный, но в длинных конвейерах даёт преимущества во времени обработки, - помещение информации из данной ступени конвейера в какой-нибудь РОН или какой-нибудь "скрытый" регистр. Когда освободится нужная ступень, эту информацию из регистра помещают туда. Я тут описал перемещение информации "вперёд", на практике же чаще используется перемещение информации "назад" (например, когда для обработки данных в первой ступени необходима информация из четвёртой ступени). С точки зрения синтеза и разводки это эквивалентные вещи. Ваша ситуация очень похожа на описанную выше - ступень 1 имеет связь со ступенью 4 и она для синтезатора и разводчика кажется более "важной" нежели связь из ступени 3 в 4. Проверьте это и заодно уберите FIFO между стадиями, а то синтезатор может Бог знает что подумать, может для него это и не конвейер вовсе. При правильно спроектированном дизайне Вам ничего больше не нужно, кроме одного констрейна - на тактовый сигнал. Второй вопрос по поводу времени удержания сигнала. Это время нужно для того, чтобы сработал триггер. Так как дизайн синхроный, то это время нужно только на внешних пинах, чтобы гарантировать срабатывание входных триггеров. После того, как сигнал попал "внутрь" кристалла эти времена не нужны, их заменяет длительность такта. Если нужно где-то подержать сигнал определённое время, то уже используется обыкновенный счётчик.
  24. Уважаемый MKS, файл core_1.edn - файл EDIF и он используется на этапе разводки (конкретно на подэтапе трансляции, как правильно заметил andrew_b). Для моделирования этот файл не годится. Для того, чтобы лучше понять логику работы попробуйте развести один этот файл (core_1.edn) и посмотрите что получится. Для того, чтобы заработала связка top.vhd + core_1.edn (связка top.vhd + core_1.vhd работать не будет по описанным мною в предыдущих топиках причинам) необходимо их связать. Не знаю как в ISE 7.1, а в ISE 6.3 напрямую мне это сделать не удалось, пришлось сделать следующее: взять LeonardoSpectrum и там уже соединить эти два файла, т.е. отсинтезировать заново связку top.vhd + core_1.edn и получить файл top.edn. А вот его уже можно разводить в Xilinx'е, предварительно указав, что входным файлом будет файл типа "EDIF".
  25. Уважаемый Duke, Вы бы почитали какой-нибудь мануальчик по работе с блочной памятью или хотябы просто с памятью, можно даже что-нибудь из документации к вашему Xilinx'у, а то у Вас какое-то странное представление о памяти. Это регистры надо "обресечивать", а динамическую память не надо. Вообще под ресетом памяти подразумевается всего лишь перевод внутреннего выходного мультиплексора в определённое состояние (например, на Virtex II Pro на выходе Block SelectRAM появляется значение константы SRVAL="0101"), при этом содержимое памяти не меняется. Поэтому и сигнала "RESET" как такового в памяти нет, а есть сигнал Synchronous Set/Reset (SSR) - синхронный сброс, по активному уровню которого при наличие фронта тактового сигнала, происходит описанное выше действие. Не знаю, что за память у Вас, но думаю, что она должна работать примерно также. Если Вы конечно не путаете её с каким-нибудь регистровым файлом, который действительно надо обресечивать. P.S. Поскольку всё вышесказанное является стандартом при работе с оперативной памятью (да и не только с ней), то Вам следует знать, что для определения состояния памяти существует механизм флагов. В самом простом случае это один флаг V (Valid) - действительность данных, который выставляется в случае записи блока данных в соответствующую ячейку памяти и информирует всех, что данный блок можно использовать (естественно количество флагов зависит от вашего разбиения памяти на ячейки).
×
×
  • Создать...