Slavik

Так а в самом деле как с манной ???

Полностью согласен с yornik - USB для опторазвязки абсолютно не годится. Здесь хорошее решение ставит опторазвязку на выходе цифровой части.

Если в спицификации на микросхемы указано, значит так и есть. Но учтите ещё затраты на служебные биты + протокол (если нужен). Вы здесь немного в терминологии путаетесь. Есть UART, примером которого может быть частичная реализация в COM порте ПК. А есть SERIAL CONTROLLER, как правило имеющийся в микроконтроллерах, и на котором можно реализовать любой (в разумных пределах) последовательный интерфейс. И скорее всего именно о нем и идет речь. А с расположением на плате особо не замарачивайтесь - это довольно низкая частота, только на длинных линия обеспечте подавление отраженных волн.

Ничего хорошего. Документация на сайте производителя (кстати тоже весьма фиговая): Cypress

Если фазовый сдвиг равен периоду - считай, равен нулю. Теперь по поводу АЦП. Как правило в ацп режим работы схемы управления может выбираться, делая ацп либо в качестве подчиненного, либо в качестве активного устройства на шине. Если несколько ацп, то понятно какой режим предпочтительней. Если такой возможности нет (в чем очень самневаюсь), то вам нужно делать промежуточную схему (возможно с регистром) для согласования шины, скоростей, и времени считывания (хотя это справедливо для обоих случаев). Здесь надо будет привезать фронт одного клока к другому с учетом фазового сдвига (двух тригеров будет достаточно), тогда гонок не будет. При необходимости в ПЛИС можно внести нужные задержки.

А манна для бедного советского инженера для этой версии уже есть?

Нет не привязаны.

С ActiveHDL. Но сойдет и макс плюс от альтеры, или исе веб пак от xilinx. Имеется, наверное, в виду блок-схемы? Да. Или имееться в виду соединение вентилей в кристале? Тоже да.

Да я не запугиваю. То что касается ядра - да, просимулировать можно. Проблемы начинаются, когда дело до железа доходит.

Подождем. :)

Интересно, а где?

А Green Hill я в глаза не видел, но AD от него вроде как тащится. К тому же, наверное еще не скоро появиться версия для бедного советского инженера.

А кто бы мог сравнить HPUSB и PCI эмули для AD? Что-то сдаётся мне, что зря взяли USB 1.1 - уж больно медленный он.

Просимулировал или проэмулировал? Это разные вещи. Когда дело доходит до железа - теория может расходиться с практикой. Дорогой, ты вопрос-то задай.

А какие изменения ?

Почему только "несколько процессоров" - это нормальная ртосина. Так, что когда она нужна, ее и нужно использовать, независимо от того, сколько процессоров. А написать фермвари для нескольких совместно работающих процессоров можно прекрасно и без неё. А вот с производительностью - да, за всё надо платить, особенно за удобство. Использование ртос приводит к накладным расходам особенно связаным с переключением контекста. И я о том же.

Меня достало форматирование по умолчанию во встроеном VHDL редакторе ActiveHDL. После того как табом делаешь нужный отступ, вводишь строку, и нажимаешь энтер, ActiveHDL сдвигает ее (строку) по собственному усмотрению. Сам найти не смог, как это изменить. Как это изменить или хотя бы отключить ??? ActiveHDL 6.3 ________________________ ps: во смайлов прибавилось!

в режиме BTC передаётся содержимое регистров (возможно переменных) в фоновом режиме без остановки эмулятора (по крайней мере так объяснили), но идет это только на HPUSB за 5000$. С BF точно должна работать.

А что там нового ?

:( Ну это вы зря, вот уж обидеть я не хотел. :( Да.

Ну както хитро развелось. А блоки были закреплены? А что, у вас над одним кристалом несколько человек работает? А как потом состыковываетесь, синхронизируетесь.

Сюда посмотри софт от ментор графикс

Не ехидничай :D Вот именно по тому, что плисина (как я не люблю это слово - плисина) не процессор, потому так все сложно. Во-первых библиотеки содержат информацию для синтезатора о структуре микросхемы, именно в этом значении я их и упомянул. В ПЛИС не простой регистр с простенькой логикой, а золотой :D . Каждый макроблок (назовём так для общности) содержит кучу вещей, кучу связей как в нутри себя, так и с наружи, причем разных типов. И это все надо толково развести синтезатору. Если бы все было так просто то небыло бы конкуренции на рынке средств разработки, и в часности систем синтеза. Не было бы таких средств, как "пакет физического синтеза". Что касается встроенных блоков типа мультиплексоров, памяти, то это потому, что это типовые блоки в ЦОС. И эти блоки гораздо быстрее будут работать, если будут с уже сформированной структурой на кристале. В них разводит ничего не надо, синтезатор просто подцепляет. Предложение "возможно добавив какойто элемент, и по другому разведя цепь..." относилось к предпологаемой работе синтезатора, а уж не как руководство к ручному заданию элементов. Это просто не получиться потому, что оптимизация всё ненужное съест. А вот про "странно-флюктуационными шумами" я вообще не понял :( .

Господа, человеку наверное надо лабу сделать, а вы его грузите. Во-первых проверь, что у тебя нормальная лицензия на макс (с потдержкой VHDL). Во-вторых сделай весь проект в одном файле. В третьих в максе c vhdl должно быть все в порядке. Посмотри хелп, примеры, и сделай аккуратненько.

Опять же, на мой субъективный взгляд, для встраиваемых приложений больше подходит именно структурное программирование. А проблема с C++ не в разбухании исходников, а в разбухании скомпилированного кода даже без динамически выделяемой памяти, и, как следствие уменьшение производительности. Но, придвидя, что разговор может скатится к теме типа "что лучьше, паскаль или си", умолкаю. Сам я ярый приверженец Asm, С, С++. :twak: :D А наша цель - рабочее устройство, отвечающее заданными требованиям.