TiNat

Задача коммерческая. Модели мы делаем давно, но уровень gmmel-poon. Думал, возможно ли качественно описать транзистор с паразитом используя данный уровень модели. Решение есть, использовать модель vbic. Но для этого необходимо время для обучения экстракции параметров в данную модель. Видимо, придется нашим специалистам, занимающимся экстракцией параметров модели изучать vbic модель.

Добрый день. Может есть специалисты по созданию spice-моделей элементной базы. Проблема такова: по отдельности снимаем характеристики основного npn транзистора и паразитного pnp на подложку. Экстрагируем с использованием IC-CAP параметры модели ( используется e Berkeley-Spice Gummel-Poon для симмулятора spectre) и создаем subckt, включающую в себя два транзистора - основной и паразитный. Но в таком варианте, при моделировании паразитного pnp транзистора, он не работает, т.к. переход база-эмиттер pnp зашунтирован переходом база-коллектор npn. Может кто подскажет, как описать интегральный npn транзистор с учетом паразитного pnp.

Добрый день! В ПО Mentor Graphics есть возможность поворачивать ячейки (именно ячейки, а не контура) на 45 градусов. Подскажите, есть ли такая возможность в Cadence? Заранее спасибо.

Может кто-то чуть более подробно опишет, как можно создать мои user defined strokes и повесить их не на правую кнопку мыши, а на колесико (как в Менторе)

Добрый день. Возникла необходимость получить PDK TSMC 0.18um MIXED SIGNAL 1P6M + SALICIDE 1.8V/3.3V RF Version 1.5f. Может у кого-нибудь есть возможность поделиться ? Заранее спасибо

Добрый день! Подскажите, может у кого-небудь есть литературка по КМОП фотоматрицам. Кое-какие небольшие статьи я нашел в интернете, но хотелось бы книжку, чтобы понять, что вообще это такое, особенности технологии изготовленя, и.т.д.

Как я понял, Вы собираетесь обучаться. Почему тогда 0.18 мкм и именно XFAB? И что Вы понимаете под словом "библиотеки"? Дизайн кит и есть набор библиотек, правил DRС, LVS и.т.п. для определенного технологического процесса, который фабрика предоставляет разработчикам ИС.

Действительно их можно получить. Правда не на все процессы можно получить PDK от XFAB. Я думаю бесплатно может получить компания, а не конкретный человек для каких-то своих нужд. Если dimx попросил, я могу предложить.

Какой конкретно PDK Вас интересует? Оставьте свой e-mail, туда скину ссылку.

Вообще мы для одного КМОП процесса экстрагируем SPICE-параметры девайсов, а также разрабатываем правлиа DRC, LVS и правила экстракции паразитных элементов для Calibre и Assura. Целью было проверить моделирование с паразитами. Так как у меня только опыт разработки аналоговых схем, то проведение post-layout моделирования для аналоговой схемы не оказалось сложной задачей. А вот c post-layout для цифры я не сталкивался. Мы создали вентильную библиотеку на ~80 элементов. Создали LEF, lib форматы. Был проведен синтез простейшей схемы для примера. В Encounter создали топлогию. И нужно было с использованием наших правил экстракции паразитных элементов провести моделирование с учетом задержек. CapTbl я создавать не умею, как понимаю для этого нужен ICT файл, но что это я не знаю. Поэтому выход получается следующий: получение SPEF в Calibre, Assura, либо как Вы сказали сам Encounter это может сделать. P.S. Проводил моделирование с задержками в NC-Verilog. Задержки из sdf файла не заменили задержки в verilog представлении вентилей (как Вы написали), а просуммировались. Вероятно причина в моих кривых руках и чего-то я не знаю.

Спасибо, Torpeda, за подробный ответ. Экстрагировал из топологии SPEF калиброй и импортировал в Encounter, получил SDF. Таким образом вопрос с проведением post-layout моделирования цифровой схемы решился. Тогда может быть подскажите, зачем в цифровых библиотеках Design Kits от, скажем, XFAB или др. фабрик в каждом вентиле указана задержка, причем одинаковая. У XFAB и Микрона 0,1. Ведь, наверно, логичней иметь библиотеку с нулевыми задержками, к которой подключать полученный SDF файл и проводить моделирование. А так, задержка 0,1 суммируется с задержкой элемента из SDF файла.

Добрый день! Хочу разобраться с маршрутом цифрового моделирования в среде Cadence. Вопрос в следующем. Имеется схема, представленная verilog нетлистом. Я ее промоделировал в NC-Verilog с использованием verilog библиотеки без учета задержек. Создал lib и tlf формат вентильной библиотеки. Подскажите, использование какого тула Cadence позволит опредилить количество входов вентилей, подключенных к каждому выходу и создать sdf файл задержек. Аналогичный вопрос, как получить sdf файл с RC задержками после создания топологии в Encounter. Сalibre позволяет получить SPEF и DSPF нетлист с паразитами. Как от него перейти к sdf. Может есть какой-либо туториал по моделированию с учетом задержек? И еще один вопрос. Чтобы не плодить темы, спрошу его здесь. Это отдельная вспомогательная задача. Может кто подскажет с чего начать обучение основам, если нужно разработать отдельную тестовую микросхему памяти СОЗУ (например 64к). Сам вопрос касается больше процесса моделирования. Как моделируют такие схемы? Делают ли verilog описание шеститранзисторной ячейки СОЗУ либо используют какой-либо другой подход? Интересует как совет\ответ прямо на форуме, так и ссылка на литературу.

PiuPiuBam. Пытаюсь отправить Вам личеное сообщение, пишет следующее: Невозможно отправить это сообщение, так как получатель отключил свой личный ящик, или он попросту переполнен. Оставьте тогда свой e-mail, буду туда писать сообщения. Насчет литературы, вот еще набор книг, качайте: https://www.dropbox.com/s/gc130eba6t3y1ya/Universal.rar?dl=0

PiuPiuBam. Очень много литературы на FTP сервере, но так как доступ к нему Вы не имеете, то включите свой ящик, чтобы можно было скинуть ссылки Dropbox с кое-какой литературой. По технологии и приборам скачайте тут: https://www.dropbox.com/s/kb8io00xz8e4hmj/%...%D1%8F.rar?dl=0

Можно как-нибудь поконкретнее. Вас интересует проектирование ИС или технология изготовления ИС. Из Вашего поста я не понял.Если проектирование, что каких ИС: цифровых, аналоговых? Или Вас интересую общие сведения?

Не всегда, но часто, у производителей есть выбор по какому маршруту проводить операцию. Это означает, например, что отработан блок операций, позволяющих наносить/травить толщину пассивации 0,6мкм, 1 мкм, 2 мкм и т.д. Это выражается в присвоении операции определенного кода и, человек, отвечающий за создание полного маршрута изготовления (технолог), может выбрать из имеющихся кодов необходимый (по сути по желанию заказчика). Поэтому Вам проще спросить готовые отработанные режимы на фабрике, где планируется производство. С большой долей вероятности увеличение толщины пассивации в разумных (заранее известных) пределах - не проблематично.

Не думаю, что для производств существуют большие сложности увеличить толщину пассивации. У нас для 0,6 мкм КМОП процесса толщина Si3N4 равна 1мкм +(-)0,05 мкм.

Спасибо. С этой книгой я знаком. Весьма полезная.

Спасибо за помощь. Посмотрел я указанный сайт, насколько понимаю эта контора занимается измерительной оснасткой, но хотелось бы делать не под заказ, а иметь какое-то готовое решение. Чем пользуются другие фабы. Если есть другие идеи, то плиз отзовитесь ))

Интересует хотя бы общий подход.

Добрый день. Есть пара вопросов. Изучая топологию и спецификацию зарубежной тестовой матрицы для характеризации технологического процесса, обнаружил в ней ряд статистических тестов. Например, десятки тысяч цепочек контактов, тесты на обрывы и закоротки. С этим все понятно. Но в этой же группе (статистической) были непонятные для меня тесты, которые может быть кто-то пояснит. Есть группа Multi Inverter (это 4 теста с изменяющимися ширинами транзисторов в интверторе, первая ширина для NМОП, вторая для РМОП 0,5/0,5 0,5/1 1/1 1/2, таких инверторов около 1000, все включены в параллель, на площадки выведены земля/питание + вход (затвор) + выход), группа Multi NMOS, Multi PMOS (это много маленьких транзисторчиков в параллель), 8 Ring Oscillator, 1 сдвиговый регистр на триггерах. Суть вопроса такова: как правильно измерять такие тесты? какой параметр? И что здесь можно оценить/отбраковать? Ведь, скажем, в мультиинверторе отказ одного инвертора трудно заметить, а тест статистический, значит именно по сути отказ одного мы и ищем. Может быть есть ссылка на литературу, где про это можно почитать. Может быть цифровики что-то подскажут )) (упомянутые выше кольцевые генераторы для проверки качества SPICE-моделей интересуют чуть-чуть в меньшей степени) И еще более общий вопрос. Может кто-то владеет полноценным списком тестов тестовой матрицы какой-нибудь зарубежной фабрики, которую запускают при постановке\характеризации технологического процесса ? Или gds самой матрицы. Интересна любая информация подобного рода. Заранее спасибо.

В этом то и проблема, что TNY266 "в железе" раскачивает чуть большую мощность чем разработанный аналог. Параметры ИС аналога соответствуют спецификации на TNY266. Поэтому и возникла необходимость моделировать микросхему в составе устройства.

Поведенческая модель :) Для сравнения результатов моделирования поведенческой модели с моделью разработанного кристалла аналога в AC/DC преобразователе

Добрый день. Может у кого-небудь есть модель микросхемы TNY266 от PI?

Добрый день. Занимаюсь разработкой аналоговых микросхем. Возникла необходимость промоделировать свою микросхему (аналог TNY266) по схеме применения. Однако совсем не понимаю, как реализовать трансформатор для обратноходового преобразователя, ведь по сути этот трансформатор - двухобмоточный (трехобмоточный) дроссель. Много информации нашел в интернете, но все касалось моделей классического трансформатора. Может кто-небудь уже реализовал модель такого трансформатора, помогите разобраться с этим "зверем". Спасибо за ответы.