tocha
Свой-
Постов
92 -
Зарегистрирован
-
Посещение
Весь контент tocha
-
clk'event без clk='1'
tocha ответил cryax тема в Языки проектирования на ПЛИС (FPGA)
никак. Это несинтезируемая конструкция. -
Это не у меня. А задержки нет, потому что присваивание значения переменной в процессе происходит сразу, и дальше по процессу переменная уже имееет новое значение, в отличии от сигнала.
-
Так command := RS232_IN (7 downto 5); не будет синтезирован сдвиговый регистр, соответственно не будет задержки на такт. Какие там биты из шины RS232_IN анализировать - решайте сами. Я просто недокопировал "(7 downto 5)", теперь исправился.
-
Ну дак всё правильно, получился параллельный сдвиговый регистр. Заменить command := in_data_rs232(7 downto 5) на command := RS232_IN и станет как нада.
-
Именно так.
-
Вопрос по ModelSim!
tocha ответил lexus.mephi тема в Среды разработки - обсуждаем САПРы
tools-options-wave preferences - display signal paths (for ver. 6.1a) -
разводка в spartan3
tocha ответил ebs тема в Работаем с ПЛИС, области применения, выбор
Вы неправы. Это называется "slew". "Skew" - это разброс задержек. Например относительно к клоку (из Quarus II Help): "clock skew" The difference in the arrival time of a clock signal at two different registers, which can be caused by path length differences between two clock paths, or by using gated or rippled clocks. Clock skew is the most common cause of internal hold violations. -
а так не пробовали: if ( count= CONV_STD_LOGIC_VECTOR( N, count'length ) then ...
-
IIR на FPGA
tocha ответил Igont тема в Работаем с ПЛИС, области применения, выбор
Если на Альтере и нет 5в-логики, Acex в утиль, вместо него Cyclone II, там есть встроенные умножители, ресурсов больше, стоит дешевле. Отфильтруете лёгко. -
возможно Вы и правы.
-
А Вам соединений жалко? :) А N*8 тристэйт буферов у Вас есть? Тристэйт буфера скорее всего находятся возле ног микросхемы, и завести их сигналы внутрь и соединить их по выходу синтезатор Вам врядли позволит. я думаю в FPGA так не делают. Шины свести в одну через мультиплексор. Тристейт буфера использовать только на выходах микросхемы, если нада.
-
А зачем Вам внутри FPGA шины с третим состоянием?
-
type int1 is range 0 to ALL_PORT_NUM;-- not more than ALL_PORT_NUM devices Тут int1 и integer - совершенно разные, несвязанные друг с другом типы, несмотря на то , что оба - перечислымые, очень похожие, и т.д. subtype int1 is integer range 0 to ALL_PORT_NUM;-- not more than ALL_PORT_NUM devices Тут int1 - часть integer (может использоваться вместо него)
-
subtype int1 is integer range 0 to ALL_PORT_NUM; Вам поможет
-
Нужно посчитать кубический корень. Подскажите, кто, каким алгоритмом пользуется. Заранее благодарен.
-
Наверное то, что интерфейс ядра совместим со спецификацией WISHBONE.
-
И одного не было. В ней. Исходника нет. Давно было. В 3032 наверное можно вложиться, правда если есть возможность, лучше взять побольше микросхему. Пригодится для эксперементов. Удачи.
-
MAX3032 - дифф. передатчик. Эта которая EPM. Извините, не понял. Делали такое давно, влезало в 7128 (+ что-то ещё). Правда оболочка на ПК не смогла разрулить большой пакет на большой скорости. Двух мегабайт/с точно не было. А может руки кривые?
-
А причём тут MAX3032. Это если я правильно понял дифф. передатчик. К LPT никакого отношения не имеет. Там ТТЛ-уровни. Были вроде.
-
Время симуляции в ModelSim
tocha ответил tonjo тема в Среды разработки - обсуждаем САПРы
Не хватает диапазона целых чисел. А при чём тут обрезанная лицензия? -
Manchester
tocha ответил andriyg тема в Работаем с ПЛИС, области применения, выбор
Статья - Синхронизация передачи данных: способы кодирования. Synchro.zip -
Мог бы - дал бы :)
-
http://www.chipdesignmag.com/display.php?articleId=32
-
Задать емкостную нагрузку на пин Задать макс. частоту для цепи CLK в Timing Analysis Settings
-
Об двух изменениях уровня сигнала (любого) за один (короткий) период времени. Которого по замыслу быть не должно. Из-за разных задержек в распространении сигналов. Никак. Вы временные интервалы для каждого значения Х увеличьте раз в 10 (вместо 10 нс - 100 нс). Станет наглядней.