Paul
-
Постов
335 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные Paul
-
-
fill далл ссылку на скрипт для DC/DV
Возможно, что так. Я этот скрипт не пробовал. Другого у меня нет.
-
В смысле у вас это скрипт имеется?
Скрипт имеется в этой же теме выше.
-
Только что был на презентации Ментора, где задавал и этот вопрос. Ответ следующий: вот есть програмка пользователей, она перенумеровывает RefDes по ГОСТу (кстати лепится в меню DxDesigner), потом передаешь это все в плату. Но говорят, что могут быть проблемы при копировании блоков и потом все равно RefDes поломаются. Сам еще не пробовал.
-
Все обсуждения надо - не надо, делать - не делать, я считаю бестолковым занятием места на сервере и модератор должен в первую очередь блюсти чистоту темы. Думаю, что правильность закона и его целесообразность можно обсуждать долго, только все это бессмысленно! Закон есть и его никто не отменял. Исходно вопрос состоял в том как улучшить жизнь нам - разработчикам. Военного заказчика можно уговорить на многое, но не на отступления от ГОСТа, а деньги платит заказчик и он хочет, чтобы было сделано именно так и не как иначе. Не будет оформления - не будет денег, а наверное всем понятно, что разработка изделий и наше общение здесь в конечном итоге сводится к поднятию профессионального уровня каждого и, соответственно к здоровому желанию больше зарабатывать. Поэтому обсуждение правильности, целесообразности, бестолковости ГОСТов предлагаю перенести в раздел свободного общения, а в профильных темах все-таки обсуждать поставленные вопросы и не отвлекаться от них!
-
Ну так если нет разницы, можно выбирать любой, а вообще лучше выбирать тот комплект, в котором предполагается работать дальше.
-
Или я не прав?
Все зависит от поставленных задач, требований к системе и бюджета, а сделать можно практически все, в т.ч. и указанную задачу на 4-х слоях, проблемы могут возникнуть только если задан жесткий небольшой габарит.
-
Каким образом номер RefDes помогает вам в понимании работы прибора?
Все очень просто: ГОСТ позволяет разбивать схему на узлы и нумеровать в пределах узла. Например: R1234 - 1 - номер узла первого уровня, 2 - номер узла второго уровня, 34 - порядковый номер внутри узла второго уровня. Довольно удобно - соблюдается иерархия проекта, легко понять, где находится компонент. Плата трассируется также по функциональным узлам. Узел занимает небольшую площадь. Проблема поиска компонента на схеме и на плате практически отсутствует. Но нумеровать-то надо схему!
-
Вопрос к fill.
Существует ли в менторе Power Integrity и если да, то где?
Как запустить IS_Analyzer?
-
Но если вы и дальше собираетесь поддерживать, бредовый с точки зрения современности, процесс проектирования по устаревшим положениям ГОСТ, есть утилита перенумерации в схеме, написанная пользователями.
ГОСТы мы знаем и эти строки читали, но при предъявлении военному заказчику первична схема, а не плата, поэтому надо предъявить оформленную схему, а коррекцию по результатам трассировки проводить изменениями. Увы.
Бредовость ГОСТа оспаривать никто не собирается, но его никто и не отменял, а деньги платят не только за изделие, но и за оформленную документацию.
А что это за утилита?
-
Прошу прощения, а нельзя ли поточнее ссылку? Ничего не нашел ни на форуме, ни на ftp в именах файлов - искал строку "SQPI".
Где скачивал, не помню, но точно на форуме. Поэтому прикрепляю файлы.
-
Может кто подскажет как в Оркаде в окне PostProcessSettings вывести в гербер новый слой. Там фиксированный список. Создать там новый слой можно поправой клавище /new , но как привязать этот слой к желаемому. Даже не все текущие слои можно распечатать. Например я хочу вывести в геребер слой NOTES или новый созданный.
Заранее спасибо
Надо указать в графе File Name *.NOT, где NOT - layer nick name. Сам не пробовал, но должно работать.
-
А можно пример такой САПР? А чем определяется импеданс Power Delivery System?
На данный момент проектирование PDS заключается в следовании принципу - много не мало. К каждому корпусу ставится количество блокировочных конденсаторов равное количеству пинов питания на корпусе, их емкость выбирается в пределах от 10 до 100 нанофарад, плюс некоторое количество 1 микрофарадных конденсаторов и электролиты. Все пока работало, но есть впечатление, что данная практика несколько избыточна, потому как без некоторого количества этих емкостей работоспособность устройства не изменилась.
С точки зрения здравого смысла, PDS должна быть в состоянии поглощать помехи по питанию на частотах переключения компонентов, верно? Есть ли какие-либо рекомендации по расчету параметров PDS?
Пример есть: Cadence SPB 15.2 и далее. Импеданс определяется свойствами источника питания, характеристиками Plane, напряжением, величиной импульсных токов, допустимыми пульсациями на Plane. Подробнее в SQPI_15_0_book (есть на форуме). Анализ PDS для процессора TigerSharc на режимах полной мощности показал полную несостоятельность рекомендаций производителя по блокировкам. Их оказалось не просто мало, а очень мало. Импульсный ток 3,77А при напряжении 1,05В и допустимых пульсациях 5%, т.е. 50мВ, отсюда импеданс ~13мОм и целое ведро конденсаторов разнообразных номиналов.
PDS должна не только поглощать, но и обеспечивать величину пульсаций в пределах заданных значений в рабочем диапазоне частот изделия.
Прицип анализа PDS и методы работы прведены в указанной выше книге.
-
Вы не прочитали вопрос, либо просто не компетентны :( BTW, DDR SDRAM по четырем слоям не разводится в принципе :( К каждому корпусу необходимо подвести питание - 2 слоя, напряжение терминации - 1 слой, ну и плюс к этому хотя бы пара сигнальных слоев. Т.к. рабочие частоты DDR памяти лежат выше 200 MHz, то разводку необходимо осуществлять дорожками с 50-омным импедансом, а это значит, что под каждый сигнальный слой надо подкладывать землю. Ко всему вышеперечисленному - TOP уходит под монтаж самих микросхем, BOTTOM - под монтаж блокировочных конденсаторов и согласующих резисторов. Таким образом имеем нечто в районе 6-8 слоев.
На счет 4х слоев это зря: многие современные материнки для компов делаются именно на 4х слоях. Проверял сам и есть статистика. Но это так, лирическое отступление, а по делу следующее: руководства к действию дескать делай так и так и все тебе будет не найдете в принципе. Есть AppNotes от производителей рекомендующие минимальные требования для хоть какой-то работоспособности, а реально надо использовать серьезный САПР, имеющий с составе средства анализа Signal Integrity и Power Integrity, ну и, конечно, голову. Разработка идет по 2м независимым и противоречивым веткам: находим необходимое количество номенклатуру блокировочных конденсаторов (может сильно отличаться от рекомендаций производителей), исходя из требований к импедансу PDS (Power Delivery System), находим необходимую топологию сигнальных трасс, размещение согласовок и т.д. Затем пытаемся все это разместить на заданном участке платы периодически моделируя сигнальные трассы и находим (под контролем Power Integrity) оптимальное размещение блокировочных конденсаторов. В завершении всего этого моделируем то что получилось для оценки результата и сравниваем с требованиями.
-
Привет All!
Решил попробовать WG от Mentor Graphics и сравнить его с Cadence SPB. В целом понравилось, даже кое-что удобное есть в PCB редакторе, довольно удобная интеграция со схематикой, а главное, схематика подходит для наших ГОСТов. Но так и не удалось понять, можно ли сделать автоматическую нумерацию RefDes по правилам ГОСТа в схеме, а не в плате? Помнится эта удобная функция была в PCADе, неужели Ментор от этой функции отказался?
-
Но сам термин - ТЕРМИНАТОР сдесь выглядит как бы неуместно, т.к. имеет совершенно другой смысл (ограничитель, и т.д. все, что связано с окончанием). Скорее всего это СОГЛАСОВАТЕЛЬ или КОМПЕНСАТОР для шины.
Согласен, есть проблемы в терминологии, но так называют этот объект в зарубежной литературе и примерах.
-
To BVU.
Идеология цифровых линий не всегда пересекается с аналоговыми, особенно на хитрых структурах шин. Предлагаю посмотреть прикрепленный материал в теме "как убить индуктивность вывода". А расположение терминатора в центре найдено как оптимальное при моделировании распределения сигналов с учетом формы, времени распространения сигнала, топологии и т.д.
-
Спасибо. Мысли, что такая структура "не есть хорошо" были и у меня, также понятно, что порог будет плавать в зависимости от состояния шины. Интересно также: можно ли это как-то победить и делал ли кто такие структуры?
-
>>Послойно плата, фотография которой была представлена чуть выше, выглядит вот так:
>>...
Вопрос, может, не по теме. Плата получилась несимметричная по толщине - Plane во 2 и 3 слоях из 6. Не поведет ее при пайке? Я бы перенес слой 3 на место 5...
Плата имеет право быть несимметричной, если количество меди на слоях отличается не более чем на 25% и диэлектрик одинакового типа и близкой толщины.
-
Схема весьма сырая и находится в разработке, а смысл такой: шина двунаправленная, топология звезда, терминатор в центре, на шине 4 устройства - 2 FPGA, DSP, SDRAM, частота 100МГц (подробнее см. тему "как убить индуктивность вывода"). Сейчас каждый провод из 64 заземлен персональным RC терминатором. А задача состоит в следующем: убрать C из терминатора, но сохранить его RC смысл. Сделать это можно, заземлив все провода шины резисторами на свободный подвешенный (без DC потенциала) plane, а последний, в свою очередь привязать по AC к земле конденсаторами. В виде модели это выглядит как резисторы на каждом проводе соединяются в одну точку, а она соединяется через конденсатор с землей.
У меня есть некоторые соображения и сомнения в работоспособности данной конструкции на некоторых режимах, но хотелось выслушать мнение общественности.
-
Опасаюсь, что Вы слишком многого хотите от такого простого пакета как OrCAD. Чтобы функция Swap Gate нормально работала в ручном режиме, надо неслабо постараться при разработке компонента, а уж автоматически... Короче, OrCAD этого делать точно не может. У Allegro что-то подобное есть, но я этим не пользовался за ненадобностью.
-
Привет All!
Есть задача: RC терминатор в виде последовательных резистора и конденсатора (конденсатор в землю). В общем виде вариант специализированных сборок и не RC терминаторов не рассматривается. Шина 2*32 разряда. Имеется желание сократить количество компонентов и сэкономить место.
Вариант решения: выделить подвешенный Plane (без DC потенциала), соединить его по AC с землей и подключить на него все резисторы. При этом надобность в конденсаторах на каждой линии отпадает и можно применить правила распределения питания к подвешенному Plane.
Вопросы: будет ли работать при частотах шины от 20 до 100МГц и что делать с потенциалом, наводимым сигналами шины?
PS: просьба обсуждать по-существу, без гадания.
-
Моделировать здесь смешно. Вы убьете кучу времени на разработку, перепроверку своей модели, поиск моделей IO-портов компонентов (многих их которых просто не найдете), и придете к выводу, что согласовывать тут нечего.
Согласование - это термин все таки в данном контексте неуместный.
Плыты с плотной компоновкой меньше всего нуждаются в согласовании.
У Вас сильно устаревшие данные. Все нормальные производители предоставляют модели своих компонентов. На все компоненты, работающие на частотах более 10 МГц, модели доступны. Искать только надо уметь. Согласовывать везде есть чего, если хочешь получить нормальный результат, просто где-то это более важно, а где-то нет. А на частотах более 50 МГц согласование обязательно, или хотя бы проверка согласования. Не надо также забывать, что многие современные микросхемы имеют в своем составе элементы согласования - фиксированные или управляемые внешними сигналами. Плотная компоновка как раз наиболее критична к качеству линий. Близко расположенные проводники обладают существенной взаимной связью, которая может привести к негодности платы. А на счет кучи времени - учите матчасть и набирайтесь опыта - не понадобится куча времени.
-
В мобилах и SDRAM и DDRAM делают без всяких резисторов. А частоты там бывают под 100 МГц.
Резисторы вообще если стявят, то не для согласования, а чтобы убрать перенапряжения на фронтах, а то некоторые чипы от них умирают.
Даже элементарная логика говорит, что если согласовывать, например шины данных, то на обоих концах надо ставить резисторы, а ставят почему-то только в одном месте. Это очевидно, не для согласования.
Чем гадать зачем и почему, проведите моделирование какой-либо шины, и сами увидите, какие резисторы помогают, а какие нет, ставить один или несколько. Перенапряжение здесь непри чем, а резисторы ставят на линиях именно для согласования и чем выше частота, тем лучше надо согласовывать. Зачем это нужно и как это делать многократно описано в книгах по SI.
-
Откуда же им было взяться, если их не делали? Стало быть проблемы с проектом и надо исправлять его, а не склеивать drill. Надо искать эти padstack и исправлять их, а то снова дырок недосчитаешься. Postprocess берет данные проекта и ничего не придумывает.
Вероятно, у отверстий 2_5 отсутствует площадка на слоях 1 и 6, ну а с unplated и так понятно. Поэтому надо править проект, а не надо заниматься бесполезным делом.
PSpice модели под Allegro SPB 15.5
в Cadence
Опубликовано · Пожаловаться
И в 9.2 и в 15.5 модели находятся в файлах *.lib, а в *.olb схемотехнические символы. К тому же моделируются PSpice модели, а не Spice, хотя одно можно получить из другого.
Надо также указать в символе свойства "PSpice template" и "Implementation".