fars

Поменяй всю русскую кодировку на английскую в путях проекта и ПО

В битгене все правильно написал?

Вам как программисту микроконтролеров, должно быть знакомо выражение "бегущий огонь". Вот с него плисы и начинаются)))) Вообще к каждой плате идет набор документации с примерами на сайте производителя. Первый пример к любой плате - это "бегущий огонь". Тут есть очень старая статейка, но на русском http://radiokot.ru/start/mcu_fpga/xilinx/01/

Я тебе на АHDL дал Д-тригер, ты из него можешь сделать Т-тригер очень нехитрым способом=). И у тебя пост был, как бы, про счетчик, не забывай. Я вот жду готовый код счетчика или хотябы т-тригера)) Что бы проверить)))

ну значит памяти мало. Я Альтеру не знаю, но по аналогии с Микроблейзом: 1) проверь девствительно НИОС работает с внешней РАМой, попросту записав прочитав что нибудь из памяти и отправивши результаты в уарт. 2)можно попробывать выделить РАМ на ПЛИСЕ без внешней и посмотреть ли работает с ней

Тебе надо реализовать как описание или на вентелях? Вот допустим д-тригер можно описать как защелку. Покажу на вентелях, тебе как ленивому студенту. Описание нандов(вентелей) и оператора параллельного назначения задержки для вентелей --nand3 library IEEE; use IEEE.STD_LOGIC_1164.all; entity nand3 is generic(trise,tfall:time:=0ns); port( a,b,c : in bit; d : out bit); end nand3; architecture nand3 of nand3 is signal nand_val:bit; begin nand_val<=not(a and b and c); d <= nand_val after (trise) when nand_val='1' else nand_val after (tfall); end nand3; --nand4 library IEEE; use IEEE.STD_LOGIC_1164.all; entity nand4 is generic(trise,tfall:time:=0ns); port( a,b,c,d : in bit; e : out bit); end nand4; architecture nand4 of nand4 is signal nand_val:bit; begin nand_val<=not(a and b and c and d); e <= nand_val after (trise) when nand_val='1' else nand_val after (tfall); end nand4; Сам Д-тригер library IEEE; use IEEE.STD_LOGIC_1164.all; entity D_TR is port( D,C,Sn,Rn : in bit; Q,Qn : inout bit); end D_TR; architecture D_TR of D_TR is signal Rnot,Snot,A,B:bit; begin D0: entity work.nand3 generic map (10ns,10ns) port map(Snot,B,Rn,A); D1: entity work.nand3 generic map (10ns,10ns) port map (A,C,Sn,Snot); D2: entity work.nand4 generic map (10ns,10ns) port map (B,C,Snot,Rn,Rnot); D3: entity work.nand3 generic map (10ns,10ns) port map (Rnot,Sn,D,B); D4: entity work.nand3 generic map (10ns,10ns) port map (Sn,Snot,Qn,Q); D5: entity work.nand3 generic map (10ns,10ns) port map (Rn,Rnot,Q,Qn); end D_TR; А теперь задание, зделать из цепочки д-тригеров счетчик последвательно обьеденив их... результат в студию)))) Сразу отвечу на последующий дурной вопрос Да, Д-тригер делается из ЖК-тригера)) А вы не смотрите в документацию. Даная задача дается студенту для понимания РАБОТЫ И СТРУКТУРЫ СЧЕТЧИКА, а не принципов работы ПЛИС.

А я вот жду-жду когда ты мне мыло в ЛС кинешь))))) Maverick, не надо ко мне на вы, я тебя младше на пару лет.

Ну я думаю с 2006 года Спир поднабрался опыта))) Тем более его тематика это вступление в SV for Verification, а так после Стивса нужно читать Бергерона, с этим согласен Пы.Сы. Я тоже делитант))))

:bb-offtopic: Спир делетант, ахаха :1111493779: Ну-ну)))))) Бергерон может быть тоже? А может все из Synopsys, Inc. дилетанты?)))) Ладно, я может свою мысыль изложил в спешке не грамотно, не сердитесь CaPpuCcino

Нет, я в принципе за)))) А если вы переведете книжку Спира, то вообще тут вас все боготворить будут. Альтруизм все любят. Только вы оченьинтересно начали излагать материал на сайте скажем с конца. Скажем для целевой аудитории этот подход не верен. Ну жно развитие от простого к сложному. Мои советы: Сначала начните со статей о верлоге и методах верификации на нем. Ну тоесть с обьяснения линейного тестбенча, тесбенча на функциях и тасках, тесбенча на конечном автомате, обьяснения структуры тесбенча, что такое голденмодел/референс модел, что такое селф чекед модел и т.д. Потом обьясните на пальцах почему при росте проекта, обычнаой верефикации на верилоге стало не хватать, какие проблемы возникли. Почему нужен вконце концов SV. Что его отличает от обычного Верилога. Главнце концепции. И только потом начните про методологии и не с UVMа сначала, а с OVM - он как бы более популярен. Пы.Сы. Простите меня за преведущий вопрос. У меня создалося впечетления, что вы в процессе изучения SV начили делать сайтик на русском, с целью срубить бабла на посещаемости сайта(извините, но в альтруизм я не верю), делая совершенно ненужную вещь. Прекрасная книга Криса Спира(второе издание), начни с нее СВ. А курс по верилогу, могу дать. Очень кратко и скартинками.

Можно попробывать засинтезировать простейший МАС (умножение и сложение) и посмотреть, что полусчилось.

Я думаю надо посматреть ленейку ПЛИС с встроеной флешкой(Актели, Ксайлинкс, Альтера), прикинуть оптимальную стоимость/обьем/доставаемость методом иследования рынка и попробывать засинтезить под выбраный оптимум проект. Бит защиты данных помоему сейчас у всех современных ПЛИСок.

На сколько позволяют ресурсы камня на столько и можно. Ограничений нет, лижбы проект засинтезился))) Но есть одно но, когда высокая частота работы проекта, чип начинает грется все больше с ростом процента занимаемых ресурсов и при некоторых значениях ему надо ставить пассивное/активное охлаждение

2 lexus.mephi А вообще зачем вам создавать сайт посвященый SV. Вам не кажется, что это изобретение велосипеда, при прекрасных существующих аналогах типа "индийского тесбенча" и куче книг посвященому данному вопросу?

У ст есть готовый фреймворк/библиотека для работы + дока, которые можна скачать на сайте. Там есть пример с уартом, дма, ацп и всем все всем. Поищите. Денег сыкономите.