RaaV

Имелись ввиду плэйновые слои, хотя действительно спрашивалось про сигнальные. Так на них можно сделать как Вы же и советовали во 2-ом посте. Но потом начали говорить, что это черевато, но по-моему ничего опасного нет, если сделать так весь полигон на сигнальном слое.

Покрывают всю медь, а не КП. Лучше всего по-моему Immersion Gold (NiAu или ENIG Electroless Ni & Immersion Gold – химический никель и иммерсионное золото). Есть ещё процесс Gold Flash - те же яйца, только золото тоньше: 0,025-0,075 вместо 0,025-0,15 мкм. И дешевле, цитата:"Стоимость иммерсионного золота несколько выше, но для небольших объемов (100-200 кв. дм.) разница в цене составит не более 5-7 %". Gold Flash нельзя перепаивать. Далее идут иммерсионное серебро и иммерсионное (химическое) олово. Если хранить платы не больше 2 недель. Так что, по-большому счёту вариантов нет- только ENIG. Литература: Покрытия под пайку PCBtech PCBtech.part1.rar PCBtech.part2.rar

Сначала развалится корпус, отвалятся навесные элементы, потом планарные и только потом может быть и дорожки.

Вы попутали причину и следствие. Гарантийный поясок сам ничего не гарантирует, это его нужно гарантировать. Точность сверловки, изготовление топологии и прочее должны гарантировать наличие гарантированного пояска. Поэтому, если точность сверловки, изготовление топологии и прочее на должном уровне, то отсутствие площадки на внутреннем неподключенном слое у сквозного отверстия никак не повлияет на качество платы. А если при сверловке мы разорвём поясок, то его острые края могут куда-нибудь нитуда загнуться. Уважаемая система Pcad 200x делает сквозные отверстия без площадок на внутренних слоях. И всё работает.

Открой файл схемы как текст в каком-нибудь текстовом редакторе. Просмотри его и найди строку с названием САПРа.

Итог. Плата полностью работает. Сделано на 4-ёх слоях, рефренсная сделана на 12. Спасибо за большое количество хороших замечаний.

Спасибо!!! :a14:

Есть файл jLink.Sch В нем в конце такая строка: HEADER=Protel for Windows - Schematic Capture Binary File Version 5.0. Это современный Altium Designer или это какая-то старенькая версия Protela. Чем это смотрится. Сконвертируйте, пожалуйста в P-cad и(или) в JPG.

Не тратьте время, на практике эту фишку эффективно применить невозможно. Ну, если только не надо препаду на вопрос отвечать.

Ну, а какая связь между тем, что вы говорите и тем, что у меня данные попутаны?

Адресное пространство Flash поделено на блоки, их можно стирать по отдельности, есть ещё загрузочная область. То есть адресное пространство неоднородное и его, согласен, перепутывать не желательно, а может и невозможно. А данные почему нельзя попутать?

Есть арм7 (str710fz) и с ним на плате: 1 Статическое ОЗУ r1lv1616h ф.Renesas (16 M SRAM (1-Mword Ч 16-bit / 2-Mword Ч 8-bit)) и 2 Flash m29w320d ф.STMicroele... (32 Mbit (4Mbx8 or 2Mbx16, Non-uniform Parameter Blocks, Boot Block)). Можно ли при разводке перепутывать адреса. И можно ли перепутывать на плате данные? Имеется виду на памяти, не на арм-е. Понятно, что если возможно чтение побайтно (х8), то данные можно перепутывать только в пределах байта.

Большое спаибо!!! :laughing:

Транзистора самого в руках нет, а знать цоколевку надо.

Наш изготовитель снижает цену при зазорах более 0,15 мм. Думаю, что большинство других заводов также не делает ступеньки в цене при разнице в зазорах 0,025 мм (0,1...0,125). Эта величина, как вы сами указываете далее, равна допуску на топологию. + На четырёхслойке есть доступ ко всем цепям проэкта, что немаловажно не только при внедрении нового железа, но и для сигналки на обкатаном железе.

Минимально использую 1.0/0.15 мм. Точнее в Pcade это выглядит как стиль T:H60W6 font: Quality. Меньше, если и напечатают, то ещё зрение хорошее нужно. А вообще до 30 % пропущенных обозначений думаю не смертельно.

А можно увидеть всю плату? Желательно в Pcad2002, но и в 2006 сойдёт.

Спасибо, прояснили немного ситуацию

То есть защита следит за сопротивлением тахоге-ра? А через какие элементы осуществляется положительная обратная связь, которую замыкает тахогенератор?

Кто работал с такими блоками может подскажете пару вопросов. 1 На схеме цепи защиты от обрыва тахо обвёл толстой линией. Как работает эта защита. Какой сигнал идёт до и после С25 с тахо? Я так понимаю до С25 есть постоянка + какая-то пульсация от искрения щёток. После С25 остаётся только пульсация. Далее на С26 выделяется постоянный уровень, соответствующий наличию или отсутствию пульсаций с тахогенератора. То есть, если имеем обрыв тахо,то нет пульсаций и на С26 ноль вольт. Далее заработает генератор на DA2.1 и сработает защита. Но как этот узел отличает обрыв тахо от остановки двигателя задатчиком скорости - ведь тоже не будет идти пульсация с тахо? Или всё как то совсем по-другому: на DA2.1 собран RC генератор с мостом Вина и может тахо включен в его плечо и отслеживается его сопротивление, а не пульсация его щёток? Выложил пару страниц (стр. 15 и 18), где описывается работа этой защиты. Но мне тупому этого описания мало. 2 В одном из блоков срабатывает защита от обрыва тахо сразу после подачи питания на блок, ещё до запуска двигателя. Что это может быть? Схема блока ч.1: _____________________________.part1.rar Схема блока ч.2: _____________________________.part2.rar Страницы описания ч.1: stranici_15__18.part1.rar Страницы описания ч.2: stranici_15__18.part2.rar Страницы описания ч.3: stranici_15__18.part3.rar

Пред тем как начинать разрабатывать, создавал топик Как трассировать, находится здесь http://electronix.ru/forum/index.php?showtopic=57245. Там есть рефренсный дизайн на 12 слоях. Сделано в Алегро. Бесплатный просмотрщик на Алегро.

Ну про 266 Мгц я слышал А как вы расчитываете? Я считаю так: данные стоят минимум 2400 ps, максимальная разница в длинне проводников данных, например, 35 мм, разница во времени прихода 35х6=210 ps. По-моему все сигналы не опоздают. Насчет мертвости это мы ещё посмотрим. За любой тестик был бы благодарен. То avesat Ну это вообще не о чём, прям як у нашого прэзидента. В Signal Integrity стек задаётся, без него никакая подобная программа не заработает. Резистивные матрицы у нас не применяются, и обоснуйте, в чём я выиграю укоротив все цепи на 15 мм?

Страссированную, но ещё не спаянную плату выложил здесь http://electronix.ru/forum/index.php?showtopic=61194

Да и мне так кажется, чем короче цепь тем лучше. Меня так попросили. Моделирование это тёмное дело, есть модели буферов жесткие, есть стандартные. Возьмёшь жесткую модель плохой сигнал, поменяешь на стандартную: говорит теперь хороший. А какую модель надо брать? А где взять HyperLynx? Для меня это проблема, доступа на Ftp у меня нет.

Viewer Pcad инсталлировать не надо. То Uree Там вы мои цепи называете как 0.1016 и тут же рядом свои как 5 mil. А я говорю, что в милзах и мои цепи выглядят вполне пристойно: 6 и 4 mil.