EPAx

Проблема возникает при компиляции(не создается sof файл), а не при программировании самой плиски. Мне кажется тут проблема в настройках. Только я не могу понять в каких.

Доброе время суток. Quartus не создает sof файл при компиляции проекта. Подскажите пожалуйста в чем может быть причина? Версия квартуса: Quartus II 4.1sp1 Web Edition Full Нужно прошить: MAXII EPM570T100.

Большое спасибо за ответ. Теперь почти все понятно. Тогда получается, что нет смысла указывать инерционыые задержки они не будту учитывать не только при симуляции, но и при работе самой плиски с прошитым в нее проектом?

Вот ссылки на два сайта: http://www.mirgames.ru/articles/base/3dmath.html http://u3d.agava.ru/doc/theory/matrix_ops.shtml

Там сайты такого рода и будут. 3D графика- все в этом духе. Но на нормальных сайтх по этой тематике есть мат аппарат с помощью которого все это делается. Попробуй поискать как "матрицы масштабирования"

Зачем тогда нужен оператор after если невозможно проследить его работу?

Может напишу не совсем то, но све же. Есть специальные матрицы которые описываю различные манипуляции над графикой, в том числе и масштабирование, на этом построен OpenGL. Если набрать в поисковике "основы компьютерной графики" то найдется много сайтов по этой теме. Можно будет понять математические принципы преобразований.

может я не совсем корректо выразился. Я имелл ввидуследующее: VHDL текст котоорый я привел в качестве примера, описывает поведение фпга. Согласно выражению: outp<= a1 and a2 after 15 ns на выход outp результат операции a1 and a2 поступает только в том случае если длина сигналов не менее 15 ns. При синтезе на выход outp результат выражения a1 and a2 поступает даже тогда когда длина сигналов a1 и a2 меньше 15 ns. Как добится того чтобы при синтезе эта конструкция учитывалась? primer.rar

Расшифруйте пожалуйста понятие постсинтетический нетлис. Почему задержки не сентезируемы? Задержка с входа на выход и между сигналами при симуляции отображаются. Почему нельзя при симуляции отобразить инерционную задержку описанную с помощью оператора "after"?

Quartus II не учитывает инерционные задержки, которые я указываю в VHDL описании. Для примера сделал простейший проект. Подскажите пожалуйста где ошибка, в синтаксисе или настройках квартуса? entity test is port(a1,a2: in bit; outp: out bit); end test; architecture bloc of test is begin process (a1,a2) begin outp<= a1 and a2 after 15 ns ; --инерционная задержка в 15 ns не учитывается end process; end bloc;