Перейти к содержанию
    

McSava

Свой
  • Постов

    317
  • Зарегистрирован

  • Посещение

Весь контент McSava


  1. В командах keyin есть команда moove selected ms dx=150, 30.2 данная команда сдвинет на 150 мм вправо по оси х и на 30,2 мм вверх по оси у. смещение влево и вниз осуществляется знаком минус перед соответствующей координатой смещения. выделяем чертежные рисунки и сдвигаем их на нужное расстояние. Расстояние рассчитывается по нужным координатам на калькуляторе или в голове.
  2. Переменная Model_tech для пользователя есть? У меня на Win64 версии я создавал её вручную. C:\altera\13.0\modelsim_ae\win32aloem;c:\questa_sim64_10.2c\win64; Еще была когда-то проблема с переменной PATH. При удалении старых версий программ от них оставались пути к программам. В итоге строка перемнной была больше 1024 знаков. Для большинства программ это не проблема, но ментор не видел свой путь. Помогло ручное редактирование и перенос пути к Mentorовским программам в начало строки.
  3. В Matlab есть Data Acquisition Toolbox™ и Instrument Control Toolbox™ нужно рыть оттуда.
  4. Возможно у вас в настройках выбора GERBER файла выбрано Part Holes. Вкладка Contents при GERBER output
  5. Добрый день. У меня есть опыт разработки высокоскоростных плат АЦП. В том числе 16 бит и многоканальных.
  6. У нас ADS5500 от TI грелась из-за того, что не припаяли "донышко" к плате. В слое под паяльную пасту забыли открыть окошки. Когда в трафарете сделали открытие под паяльную пасту, улучшился теплотвод и уменьшились шумы АЦП. Стали греться SMB разъёмы (через земляной слой платы). Узнали об этом когда снимали с платы микросхему,а у нее на контактной площадке под микросхемой нет следов припоя. На золоченой плате это сразу видно. Можно посмотреть в проекте печатной платы. Ну и замыкание контактов проверить.
  7. SD карта это не от Smart, а от Secure Digital Определитесь, что вам нужно
  8. Если это память стандарта DRR3, то там сигналы адреса заданы стандартом для микросхем х4, х8 и отдельно для х16. На случай когда появятся модули 8 Гбит. Есть отдельные сигналы для двух-, четырехэтажных микросхем.
  9. В IOD есть пункт Import > Symbols from Board. В появившемся окне нужно будет отметить галочками какие символы импортировать. Иногда выдаются предупреждения. что конкретная ножка не может быть затянута с таким именем. Иногда не может присвоить сигналы некоторым ножкам. если не ошибаюсь, то в этом импорте он затягивает и сигналы. Для сигналов земли, питания и JTAG нужно будет назначать новые сигналы с соответствующим типом. Еще иногда IOD будет предлагать обновить символы и рыгаться варнингами, их нужно будет просто игнорировать и не обновлять символы (снимать птички в меню синхронизации), так как потом могут возникнуть несоответствия между Local PDB и Library. Всех нюансов уже не помню, так как сейчас так не работаю. Попробуйте на сохранённом проекте, чтоб было куда откатится.
  10. У меня разработчик FPGA требует, чтоб символы были поделены по банкам. А имя пина символа совпадало с Pin Function. Для этого нужно в Label Type вместо Pin Name (PAD600), выбрать Signal Name (в вашем случае), либо я выбираю Pin Function (IO_DIFFIO_B19p_DQ, CONF_DONE, CLKUSR_IO_DIFFIO_R16p, nOE_IO_DIFFIO_R9p_DQ, nWE_IO_DIFFIO_R9n_DQ и т. д.). Тогда на схеме можно видеть правильно ли назначены сигналы и какой назначение пина. Иногда приходится сильно длинные получающиеся имена заменять на Custom label и придумывать сокращенное название.
  11. Скорее всего дело вот в чём. Для сигналов питания и земли можно создать сигнал "GND" с типом Ground и назначте всем земляным пинам. Иначе в ментор аннотируется схема с автоматически назначенными цепями совпадающими с Pad Name. А так как они не могут одновременно называться "GND" то пронумерованы "GND_1", "GND_2" и тд Для VCC_INT есть тип сигнала VCCINT. Для VCCO соответствующий VCCO. Есть типы VCCPLL и прочее. В зависимости от того как они называются у вашего производителя микросхем (Actel, Altera, Lattice, Xilinx). Так же можно создать сигналы с типом JTAG для подсоединения сигналов TCK, TMS, TDO, TDI. Для сигналов MSEL должен быть тип CONFIG. Для всех сигналов двойного назначения в режиме конфигурации нужно создавать тип CONFIG. Они тогда становятся NO SWAP. Для сигналов с выхода PLL или входа тактирования CLK можно создать сигнал с типом CLOCK (DCLOCK и проч). Тогда при SWAP (unravel) они будут перемешиваться только на контакты с возможным типом сигнала. Если сигналы земли, питания и конфигурации править вручную в DxD - Expedition, то при обновлении схемы ваши "ручные" подключения в проекте будут обрываться.
  12. Можно вот здесь поискать статьи или их аннотации на тему измерения джиттера АЦП и сопутствующих компонентов.
  13. Можно поставить GSM-розетку (ребутер) или GSM-индикатор питания. Если пропало питание, то такое устройство успеет отправить SMS с описанием проблемы. В индикаторе питания есть дополнительные входы для сигнализации, и если подключить к модулю, то должно помочь. Можно поискать уже готовые более подходящие под вашу задачу.
  14. Следующая версия Expedition, которая судя по всему будет называться VX.1 или EE7.11 (вместо EE7.9.x).
  15. Я брал http://www.3dcontentcentral.com/Parts.aspx Там много разного, не всё, но я ограничивался доступными. Регистрация бесплатная (раньше так точно). Еще можно на сайте производителя взять. Для разъёмов сложной формы иногда только у них. Потом я прошу конструкторов открыть у себя IGES или STEP модель с сайта и "сохранить как..."
  16. При встрече/разговоре передам. А то мы немного закрылись и я в другом месте уже.
  17. Конкретно для TPS71550 производитель делает упор на X7R тип. Как вариант попробовать такой тип конденсатора. На другие стабилизаторы действительно иногда даются таблицы с диапазоном стабильности для разных выходных конденсаторов. Скорее всего нужно или поставить меньше керамический конденсатор, или вернуть тантал (с большим ESR). Для некоторых DC-DC преобразователей так же возможно работа с выходным керамическим или танталовым конденсатором. Но выходной керамический конденсатор требует цепей компенсации.
  18. Тестером звонилось нормально (без КЗ на соседей и питание с землёй). Заработало с проводком и хорошо. Паяльник даёт +10 к дипломатии :)
  19. Спрошу здесь. У меня в EE7.9.5 "пропал" импорт .wrl моделей. STL - подгружаются. Хотя, как мне кажется, изначально он работал. Ещё при импорте STL не отображается цвет материала компонентов. В настройках View установлено Render Real. Это как бы не смертельно, но хочу разобраться.
  20. если переходные отверстия принадлежат чувствительным цепям, то могут быть наводки на краю полигона. У нас была многоканальная плата с 32 усилителями по 8 в группе. Под крайними усилителями в группах по 8 были раздвинуты полигоны питания (там по другому не получалось). И по этим каналам шум на входе АЦП получался на ~1 ЕМР больше. Тут взаимодействие на уровне переходных отверстий или коротких трасс (до 3 мм). Был еще случай с JTAG цепочкой, при включении в кольцо JTAG, цепь проходила рядом с краями полигонов во внутренних слоях. При включении этого участка цепи связь JTAG прерывалась. Проблема была не в микросхеме, так как цепь проложенная проводком сверху работала без сбоев. Это метод из практики. Теорию можно подтянуть под это дело.
  21. Когда-то у меня была подобная задача. С ГОСТом не связано, но всё же. Я добавил параметр Cell Name (Mentor) на схемный элемент, который передавался из платы в схему. По надобности, я то убирал видимость, то вновь выводил. При этом параметр на схеме был всегда (просто не видимый). И у меня на схеме можно было прочитать, какой типоразмер резистора/конденсатора/микросхемы установлен (нужно искать на плате) будь-то 0402, 0603 или 2512. Для некоторых компонентов это и на схеме не мешает (например для высоковольтных конденсаторов). Если не делать сильно ужатых символов (с укороченными выводами и прочим, то символы высотой 2,5 мм вполне помещаются). Если при работе с платой настройщикам/отладчикам это помогает, то почему бы и не сделать. ГОСТ не запрещает выводить на схему дополнительную информацию. А будет это сделано через договоренность с нормоконтролем или описано в пояснительной записке, что на схеме рядом с компонентами может присутствовать информация о типе корпуса решать вам. P.S. По поводу пружинки - даже по IEC рекомендациям этот вариант символа является устаревшим (лет 20 уже).
  22. У AnalogDevices и не только есть микросхемы для распределения тактовых сигналов. У них есть возможность задавать DutyCycle для выходного клока. У AD9511 (yt ) есть пропорции 38 и 63. Взял ее на вскидку так как работали когда-то с ней. За DDS не скажу, но по-моему их не желательно использовать для тактирования. Сама АЦП позволяет использовать клок с Duty Cycle 20/80.
  23. Если этот VREF задает динамический диапазон АЦП то подавая 3,3 В у вас вся шкала будет 3,3В (или с каким-то коэффициентом). Соответственно подали 0,9В, получили результат, что все что выше 0,9 В ушло в перегрузку. По идее меньшее значение опорного напряжения позволит повысить чувствительность кванта АЦП. При 10 битном АЦП будем иметь 2^10 = 1024 уровня квантования. Для 12 бит 2^12 = 4096; 1ЕМР(3,3): 3,3 / 1024 = 3,2 мВ. 1ЕМР(0,9): 0,9 / 1024 = 879 мкВ. Но это не до бесконечности, шумы питания и прочего никто не отменял.
  24. Добрый день всем. Как в DxDesigner добавить кнопку для просмотра платы в PCBViewer? Есть кнопка "открыть в Expedition PCB с существующим проектом", а в меню TOOLs есть просто открыть Expedition. Eсли в меню TOOLs > Customize добавить ссылку на PCB Viewer то он откроется без открытия платы. Посмотреть аргументы "открыть в Expedition PCB с существующим проектом" пока что не смог. Буду искать. Какие нужно добавить аргументы для открытия сразу платы? Или где почитать об этом. По help нашел Tools Menu Command Arguments, но там только $PROJDIR - The path to the current project directory. добавление его к аргументу открытия PCB Viewera выдает ошибку после открытия программы. игры с key "PCBDesignPath" так же выдают ошибку. Ошибка: Invalid input file name extension "."
×
×
  • Создать...