oratie

Есть ещё способ: у TSMC (может и у других фабрик) есть такое понятие как "deep Nwell". При использовании этого дополнительного слоя, у вас получаются изолированными не только обычные nwell карманы (которые изолированы друг от друга и без использования deep nwell), но и pwell карманы. pwell, которые не окружен "deep nwell" общий для всего кристалла, а pwell который внутри deep_nwell получается изолированным.

Я читал NDA (от одного из зарубежных поставщиков библиотек) - там написано (конечно по аглицки, я можт плохо перевел), что ни-ни. Никому нельзя на сторону сообщать любые сведения о библиотеках. Без письменного разрешения с их стороны.

Софт Синопсиса, так и называется Milkyway. Читает и LEF и DEF (если нужно). Ещё ждя Милкивэя нужен тех. файл .tf (в своем синопсисовском формате). Я не пробовал получить его из технологического LEF файла (можно ли это сделать, я не знаю). Про корреляцию между DCtopo и SOCencounter ничего определенного сказать не могу. Но судя по документам/презентациям от Синопсиса, DCtopo очень сильно завязан нм ICcompiler, и если вместо ICC использовать third-party tool, то результаты могут сильно отличатся.

Вот у TSMC есть две презентации про их процессы - там, конечно же, нет абсолютных цифр, но вы сможете получить представление о соотношении между разными тех. процессами. http://www.tsmc.com/download/brochures/201...pplications.pdf http://www.tsmc.com/download/brochures/201...0Technology.pdf

Синопсису для топо режима, помимо обычных синопсис библиотек .lib/.db, требуется описание топологии ячеек в Milkyway формате (собственный синопсисовский формат). Этот Milkyway довольно легко делается из LEF (получается Milkyway FRAM - фантом/абстракт для трассировщика) и из GDS (получается Milkyway CEL - реальная начинка топологии). .plib уже давно не используется - это было нужно для PhysicalCompiler, а он уже много лет как заменен IC Compilerом. На своих проектах я получал довольно хорошую зависимость между topo синтезом в DC и последующим размещением/трассировкой в ICC.

Да, называются по другому: pub/EDA/_Synopsys_/syn_*

на ftp есть документация (galaxy docs) , та в разделе PrimeTime есть (должен быть) PrimeTime Advanced Timing Analysis User Guide. В нем есть параграф Writing Mapped SDF Files. Кратко: --------------------------------------- The SDF mapping feature introduced in PrimeTime v1999.05 allows the user to define the output format of the SDF file. The SDF map file created by the user is referenced by the write_sdf command when writing out an SDF file. The SDF map file defines the syntax and timing arcs that are written to the SDF file for cells in the library. For example, if the user wants to change the SDF output for a flop in his library, the user must define a map for that cell. Note that if no map is defined for a particular cell, then the default is used. Then the SDF map file is ready for use in the write_sdf command: pt_shell> write_sdf -map sdf.map filename.sdf --------------------------------------------- Что же касается смещения клока, то это зависит от проекта. Посмотрите тайминг до памяти и после (report_timing -from memory/Q* и report_timing -to memory/*), если до памяти есть положительный слэк, а после памяти отрицательный, то можно клок на память подать ранее на величину положительного слэка.

к сожалению не могу. NDA и всё такое :( Может вам попробовать через официальный канал - через Alt-S например ?

Для Pcell - это Python, а для DRC,LVS,PEX я пока не видел именно interoperable (универсальных) runsetов, просто iPDK содержал в себе несколько runsetов для разных САПР (а в них не используется какой-то стандартный язык). Но подозреваю, что такие универсальные runsetы разрабатываются.

iPDK - interoperable process design kit. Это набор технологических файлов (и документов) для разработки ИС. Включает в себя runsetы для DRC/LVS, для экстракции паразитных емкостей/сопротивлений, PCell и layer map файлы для ручного рисования топологии, модели для spice моделирования. Слово interoperable подразумевает, что с данным набором файлов может работать САПР от разных производителей (или по крайней мере, от тех, кто официально заявил о своей поддержке этого iPDK). Я знаю про iPDK от TSMC (его поддерживают Cadence, Synopsys, Mentor (правда, не всеми своими тулами).

У нас всё всегда проверяется с помощью формальной верификации (RTL с нетлистом после синтеза и после трассировки). Проблемы с несравнением (из-за глупости САПР FV, а не из-за САПР синтеза) встречаются, но редко. Дизайны у нас большие, так что бъем их на куски, а потом сравниваем по-отдельности. Вообще, мой опыт показывает, что вполне можно доверять результатам Ptime + FV. А gate-level моделирование с таймингом использовать как дополнительный (необязательный) инструмент только для выявления человеческих ошибок при написании констрэйнтов для Ptime. Из-за большого объма наших дизайнов, проверить хоть как-то функциональность не представляется возможным (моделирование шло бы месяцами).

У нас в конторе, начиная с 0.35мкм уже не используем gate-level для тайминга. Только STA. А gate-level + SDF используется (иногда) для функциональной верификации: бывает находятся ошибки невыявляемые при RTL моделировании (обычно в схемах где есть передачи между разными клоковскими доменами).

Так в пресс-релизе всё и написано. Процесс КМОП 0.13мкм (если не ошибаюсь 8 металлов). Готов PDK (тех. файлы: Spice, DRC, LVS, RC, PCell) для маршрута проектирования от Cadence. Библиотеки в стадии разработки. С запуском фабрики пока беда, но надежда есть, что её всё-таки запустят (у меня есть свои люди в Ангстреме ;) ). Если обратится к ним официально, то PDK вам дадут для оценок.

1. Полноразмерное КБ (и архитекторы и верификаторы и физ. дизайнеры). 2. Ни разу полностью аналоговые ИС не делали. 3. Очень дорого выходит самим делать. Если что и делаем, так только то, что нигде найти не можем (например очент много-портовые памяти). 4. Функциональность. Специально под заказчика делаем. 5. Сквозное проектирование однозначно. (а FPGA для быстрого прототипирования). 6. Цену не скажу, не знаю. А фабрика - TSMC, Chartered, UMC, Tower (раз на раз не приходится) 7. да наверное google.com :) 8. боже упаси, никаких паяльников, всё на забугорных фирмах заказываем.

Конечно опробован (AMD). И с помощью TCAD от Синопсиса проверен и всё такое. Единственное, что смущает - ни оборудования на месте нет ни чего-либо другого, что положено фабрике иметь (окромя руководства). Вот интересно, кто запустит фабрику первым: Ангстрем на 130 или Микрон на 90 (про 180 не будем говорить)? Делайте ваши ставки, господа ;)

Пресс-релиз Правда, фабрика под этот PDK еще не работает (и какая точность у этого PDK может быть?). Но если кому надо, то поддержите отечественного производителя.

На сайте Синопсиса про либы есть www.synopsys.com/IP/DesignWare/FoundryLibraries/Pages/Default.aspx Там для TSMC и Chartered (для TSMC там фабричные библиотеки, а для Chart свои синопсисовские). Там же есть ссылки на TSMC компиляторы памяти. По поводу компиляторов - в крупную клетку согласен, они все похожи - а если в мелкую клетку, то начинаются различия. Re-target я понимаю это когда просто шринканули топлогию под новый процесс и перехарактеризовали, а новый дизайн это когда внутреннюю архитектуру поменяли либо ещё чего-нибудь придумали (типа было поперек, а стало вдоль :) ) Ну да бог с ними. А не поделитесь ли впечатлениями о работе со SMIC - как они к заказчикам относятся, какие расценки, был ли у вас уже тэйпаут на этой фабрике. Я интересуюсь в смысле стоит ли переходить на них с, например, TSMC? Как-то боязно.

Вопрос немного не по теме к уважаемому SM: А какими компляторами от Synopsys вы пользуетесь: 0.25-0.18um или более продвинутыми? Просто на сайте Synopsys упоминаний о них я не нашел, только на сайте SMIC. Мне интересно: они разрабатывают новые памяти или просто re-target старых (Avant/Synopsys) памятей под SMIC?

А Synopsys-то как раз уже и не делает (раньше делал). Только распространяет чужие (Novelics...).

Несколько производителей компиляторов www.viragelogic.com www.dolphin-ic.com www.novelics.com да и сама фабрика что-то делает www.tsmc.com

http://www.design-reuse.com/ вроде неплохой поиск

Приобрести можно здесь www.synopsys.com (alt-s.com - дистрибьюторы в России)

www.soccentral.com - может это подойдет?

Извините, что вопрос немного не по теме. Вот Вы говорите, Astro и Custom Designer (это который Orion) родные братья. Я попробовал этот Orion запустить, так у него своя база данных, свой тех файл и с Milkyway он никак не дружит. Или я чего-то не понимаю? Или не так запускаю? (Cosmos дружил с Milkyway)

Откуда дровишки? - Сам принимал участие в проектах. Почему не хотят создать хороший синтезатор? Основное достоинство ручного проектирование - предсказуемость результатов на любом этапе проектирования. Поменяли что-нибудь (мелочь) в RTL, новый синтез дал абсолютно другие результаты по всему блоку. А при ручном - поменяли только то, что нужно, а не весь блок. Ну и плюс небольшой выигрыш по таймингу, пауэру и т.д. И используют свои САПРы для ручного проектирования. Кол-во физдизайнеров - действительно зашкаливает за сотню (на больших процах).