voffka

Буду очень благодарен откликнувшимся)

Описание проблемы: Разрабатываю устройство на Stratix II. Основная часть логики работает на частоте 125 МГц. Остальная часть работает на 15,30,60 или 100 МГЦ (в зависимости от динамически изменяемой конфигурации). Частоты 15,30,60,100 МГц получаю на выходе PLL (на входе 125 МГц).Необходимо мультиплексировать тактовые частоты на выходе PLL и результат подавать на логику. Вопрос: Как это реализовать на Verilog'е? Есть ли какие-то подводные камни?

Здравствуйте! Интересует вопрос: можно ли как-нибудь заставить автотрассировщик использовать джамперы? При трассировке простых схем предпочтительнее получить одностороннюю плату с джамперами, чем двухстороннюю с отверстиями.

Существуют ли микросхемы физического уровня для Rapid-IO (аналог микросхем PHY для PCI-Express)?

Привет всем! Не могу разобраться: в каких случаях активируется сигнал PME# (в случае PCI Express - отсылка PM_PME Message)? В спецификациях ничего толком не нашел (вернее, там упоминаются phone rings - некие внешние сигналы, по которым происходит активация PME. А если таких сигналов нет?). Заранее спасибо.

не за что) А почему бы не выровнять адрес обращений?тогда не пришлось бы обрезать посылку.

1. 4KB - размер страницы памяти. Транзакция может работать с данными, располагающимися в одной странице. 2.Здесь имеет значение не размер транзакции,а совокупность адреса и размера. Т.е. если транзакция размером 128 байт обращается по адресу, удаленному от границы меньше,чем на 128 байт, то происходит пересечение границы.

Спецификация PCI 2.3 (page 66): This might be because the burst crosses a resource boundary or a resource conflict occurs. Если транзакция пересекает границу 4 KB (resource boundary), то это и вызывает Disconnect (в соответствии со спецификацией). Необходимо избегать таких пакетов (варьировать размер/адрес таким образом, чтобы не пересекалась граница 4KB).

означает что RCRB используются аналогично регистрам конфигурационного пространства и могут содержать PCI Express extended capabilities и т.д. 1. Implementation Specific Registers - внутренние регистры устройства, в котрых прописываются различные опции (специфичные для конкретного устройства), которые могут и не влиять на работу PCI-E. Я думаю,если бы они имели в виду PCI Capabilities, они бы так и написали. 2. А что мешает расположить PCI Capabilities в стандартном конф пространстве Host Bridge (ниже границы 256 байт)?Имело бы смысл располагать их в RCRB, если бы в этих Capabilities содержалась информация,относящяяся к Root Port'ам(например, Virtual Channel Capability).

BSV, полностью с вами согласен. Добавлю, что если устройство не предполагает работы с каким-либо из этих адресных пространств,то в соотв. бит должен быть заведен 0 (записать 1 нельзя).То есть устройство не воспринимает транзакции в соответствующем адресном пространстве.В то же время это не влияет на генерацию транзакций самим устройством.Например, если биты 0 и 1 Command регистра PCI-PCI бриджа выставлены в 0, то он пропускает транзакции только в одном направлении (Secondary --> Primary).

> Стандартные PCI Capabilities (MSI, Power management) где должны расролагаться (в конфигурационном > пространстве Host Bridge или Root Port (PCI-PCI Bridge)) ? Если RCRB реализуется, то и там и там. .. вроде так... Нет,в RCRB могут находиться только PCI Express Enhanced Capabilities и implementation specific - регистры (PCI Express Base Specification 1.0a, p315): "These registers are used in a manner similar to configuration space and can include PCI Express extended capabilities and other implementation specific registers that apply to the Root Complex." Насчет MSI я разобрался - у нас свой механизм сообщения прерываний, через in-band сообщения по системной шине.Т.е. MSI мне реализовывать не нужно. А вот насчет PCI Power Management Capability я думаю,что ее необходимо реализовать только в регистрах Root Port'a. Как мне кажется, нет смысла реализовывать PM Capabilities для "виртуальной" шины (Host Bridge - PCI-PCI Bridge).

" В базовом адресе значения Bus Number и Device Number как правило равны '0'." Что значит в базовом адресе? Не понял, объясните плз)) И еще вопрос: Стандартные PCI Capabilities (MSI, Power management) где должны расролагаться (в конфигурационном пространстве Host Bridge или Root Port (PCI-PCI Bridge)) ?

Как используются регистры I/O, Memory, Prefetchable Memory Base/Limit? Используются ли они вообще в PCI-Express Root Complex? И как организовать адресное пространство для такого устройства? Заранее спасибо)))