Jools

Добрый день! Не подскажет ли кто схемотехнику физической части стыка С1-ФЛ, на основе XRT6164 и трансформаторах? За ранее благодарен!

Привет Всем! Присоединяюсь к постам(в том числе своим ) **дцатилетней давности. За эти годы форум сильно подрос и стал, наверное, единственной площадкой объединившей абсолютное большинство профессионалов постсоветского пространства и взрастившей несколько поколений молодых специалистов(одним из которых был и я когда зарегистровался на форуме). В преддверии Нового Года, хочу пожелать создателям, модераторам и участникам, прежде всего, творческих успехов, достойных увлекательных проектов и профессионального роста. Если болеть, то только своим любимым делом, но так, чтобы не перегореть. Окунаясь с головой в работу, не забывайте, что Вас окружают родные, друзья, семьи. Вообщем, всем здоровья, хорошего настроения, оптимизма и финансового благополучия! С Наступающим!

Компонент показали где находится, но, как я понял, он не для Capture :( , а для Design Entry HDL

Спасибо за развернутый ответ. Я понимаю, что расценки расплывчаты, теперь, хотя бы буду видеть некие ориентиры. Алгоритм в ПЛИС работает на 200МГц. Разгонять не надо. На самых скоростных падах не более 100МГц. В чистом виде DSP48 не нужен, необходимо ядро умножителя. Память обязательна. От PLL, скорее всего, тоже можно будет отказаться. Главное понял, что ориентироваться надо на импортный дизайн центр и тщательно прорабатывать договор.

Привет, профессионалы! Имеется проект Virtex6 240 000 ячеек, полностью РТЛ (без IP-ядер). Задействована большая часть блоков памяти, DSP и несколько PLL. Хочется все это затолкать в АСИК. Интересует ориентировочная финансовая сторона вопроса, а именно: 1. Разовые затраты на проектирование и подготовку производства? (Стоимость услуг дизайн-центра, какие-то платежи на подготовку производства и т. д.) 2. Теперь, не вкладывая затраты из пункта 1 в стоимость, мы хотим выпустить партию асиков 10-20 тыс. штук. На какую себестоимость чипа можно рассчитывать? (Сколько надо будет заплатить фабрике за выпуск данного количества чипов). Понятно что все индивидуально, но, наверняка, имеются люди с опытом, которые дадут близкую к реальности оценку вышеуказанных затрат. Пожалуйста, подскажите!

К своему величайшему сожалению , не нашел ни библиотеки стандарт, ни элемента с похожим именем во всех имеющихся у меня библиотеках. Если кому несложно, вышлите "синоним" в личку.

Всем привет! Правильно ли я понимаю, что на приведенной во вложении схеме выделенный красным элемент осуществляет виртуальный разрыв проводника? Т. е. проводнику присваивается два алиаса (удобно для некоторых случаев) и DRC при этом не ругается, что у проводника несколько алиасов. Этот элемент можно найти в стандартных библиотеках cadence? Или если делать самому, то он выраждается в элемент с двумя одинаковыми выводами? Не будет ли проблем с DRC (в частности, что футпринта у элемента нет)? Спасибо.

Добрый день! Приглашается компания или частное лицо для творческой переработки имеющейся документации на производство изделия (FPGA Zynq 7035 + RF SOC AD9361). Кому интересно - пишите в личку, обсудим детали.

Вопрос исчерпан. Тема неактуальна.

Привет! Интересует сабж в количестве 2 штук Можно б/у, но в рабочем состоянии. Жду предложений, можно в личку.

Чем дело закончилось, можно узнать? Мне тоже интересен топик.

Привет! Проконсультируйте дилетанта: Fujitsu производит 8-битный 56Gs/s АЦП. Возможно ли производство аналога/копии в России? Какие проблемы вообще будут стоять перед разработчиком данного чипа (отсутствие отечественных IP-ядер (наработок), недостижимость из-за отсутствия производств по требуемым технологическим нормам) ? Получится ли выпустить данный чип, в случае если (чисто гипотетически) купить данное IP-ядро у производителя? Заранее спасибо.

:) Все же жду ссылки на реальные доки, ieee, патенты.

Начал разбираться с DVB-RCS2, у пакетов с различными waveform id - различные преамбулы. Преамбула и постамбула в пакете тоже могут различаться. Хочется услышать некий оптимальный алгоритм нахождения пакета и определения его waveform id.

Привет всем добрым людям! Не подскажет ли кто решение как демодулировать пакеты стандарта DVB-RCS2? Может есть ссылки на статьи, патенты и т.д? Заранее спасибо.

Нужна Johanson Technology Antenna 2450AT43F0100E в количестве 11 штук.

useronforum, попробуй Electric. Он бесплатен (требует установленную java). Синтезирует VHDL, Verilog в транзисторную топологию. К нему и примеры проектов найти можно. Насколько мне известно, его используют в западных институтах для обучения проектированию чипов.

Спасибо! Вопрос о футпринтах PCB антенн оставляю открытым.

Сделано pack.zip

Привет! Помогите конвертировать библиотеку из Eagle в Altium. Говорят 14-й Альтиум имеет встроенный Eagle конвертер. В библиотеке PCB антенна - боюсь напортачить перерисовывая ее вручную. Может у кого есть готовые футпринты для альтиума с PCB антеннами на 2.4ГГц? Заранее спасибо. ant_planar_1.zip

Сталкивались с этим года 3-4 назад(Quartus 9). Декриптовали корку (с помощью местных средств) - помню был косяк в реализации Avalon'а. Часть данных (помоему 6 байт) с конца первого пакета попадала в начало второго и т д. Качество исходников самого fft оказалось тоже не на уровне. Вообщем забили мы на это ядро и написали свое. Если все же хотите запустить альтеровское ядро, то декриптуйте его и удалите Avalon (сделайте свою обвязку).

Да, вся фишка в этом. Ну с секцией SOF понятно. А с секцией PLSC, посмотрите, набег фаз между двумя первыми и двумя последующими точками этой секции должен быть одинаковым по модулю. Понятно, что это условие будет выполняться и при значительных отстройках частоты несущей.

Усё! Разобрался :08: ! Вся фишка в формировании сигнального созвездия PL секции.

Мне хочется разобраться с принципом работы, идеи взятые отсюда могут пригодиться в других местах.