Tosha1984

Ну глобально - я довольно часто вижу такую терминацию на всяких разных быстрых интерфейсах. Но в 99% случаев очевидно почему именно так - там обычно полигоны питания являются опорным слоем, потому что например (как в DIMM коннекторе) рядом просто нет сигналов земли. Но в данном конкретном случае мне если честно не очень понятно. Поэтому, как я указал выше, мне кажется TI предполагает что и здесь полигон питания будет использован в качестве обратного пути. Не более того. А касательно PECL/неPECL. Если Ваш интерфейс предполагает контроль диспаритета, то ничего не мешает Вам сделать AC-termination. Главное чтобы конденсатор имел низкий импеданс в полезной полосе. DC-balance собственно и предполагает ограничение полосы снизу. Клок это частный случай - он DC-balanced по определению.

Я думаю, человек пошутил так. Ну зачем там конденсаторная развязка - понятно. Клок - это DC-balanced сигнал, и можно позволить себе таким вот образом сэкономить мощность, высаживаемую на терминаторах. AC-терминация - это стандартное решение для клоков. Я так понимаю вопрос почему именно в питание.

Я возможно чего-то не понимаю, но по-моему CML драйвер тут работать не будет. Да и там на соседней странице картинка с клоком вообще без терминации.

Ну если глубоко не копать. Я бы предположил, что TI ожидает что Вы используете плэйн питания как рефренс. Особенно принимая во внимание предлагаемый ими 4-х слойный стэк. Ну и еще стоит посмотреть цоколевку техасовского чипа - возможно там в окрестности клока просто нет земли?

Вот такого я еще не видел Надо будет замоделлить. Интересно как PCB Shop к такому пэду отнесется.

Я немного поправил прошлое сообщение, удалив название своего прошлого проекта. Ну чтоб хотя бы видимость анонимности создать ))). С Вашего позволения. Ну и возвращаясь к теме - я не против дуг глобально. Просто с ними сложно. Если где-то можно их сделать без геморроя - почему бы и нет.

Ну хз. Я курировал проект на Intel Haswell. Я, как понимаете, много рефренса от Intel скурил. Не было там дуг ))). А попутно там еще Infiniband FDR. Соответственно я и от Мелланокса много рефренса скурил. Аналогично. И от NVidia - потому что там GPU стоят. Тоже не видел дуг. Единственно где там были арки - это snake breakout (вроде бы так оно называется) - но там просто по другому тяжело выйти. Хотя на всеобщее знание не буду претендовать.

ппц. Я как в инет на форумы ни вылезу, дык сразу познаю кучу названий того что сто лет уже делаю, без понятия о том как оно называется ))). Back-Jog... Swichback...bumerang via. Да - Back-Jog :rolleyes: Лучше чем бампы. Я это называю de-skew в антипаде. Ну я не профессиональный тополог - меня можно простить я думаю. Единственный раз в жизни когда я делал арки - было лет 10 назад, на Гигабитном Fiber Channel. Я тогда очень боялся, что ничего на целом гигабите не заработает и все нарисовал арками. При этом правда нарушил все возможные правила типа неразрывности рефренс слоя. Не ставил GND Via при смене слоев. И прочее такое адовое. Все заработало ))) А ну еще и материал какой-то адский заложил типа Megtron-6. Причем я тот древний проект до сих консультативно сопровождаю и менять топологию там никто не хочет )))

Ну дык оно ж все вместе в комплексе :) Сами же знаете что практически про все из мира SI можно говорить с разных сторон. De-skew в антипаде до кучи даст Вам L-comp. Да. Вы имеете ввиду локальное уширение? Да именно так. Это достаточно топорное и действенное решение в лоб. Цена: придется позаниматься половой жизнью в редакторе ибо плечо без бампов - это монолитный сегмент - его придется искуственно на куски пилить, чтобы локально уширять. Я просто говорю что классические бампы зло и любая рабочая альтернатива - лучше :) А вот в арки я не верю. Небольшой профит который они дают ни в какое сравнение не ставится с геморроем, который возникает когда такую трассу надо послайдить. По крайней мере в Аллегре. Я даже не знаю на какой частоте я начну про них думать.

Ну суть в том, что бамп - это локальное увеличение импеданса. Один бамп трасса условно не видит, два рядом - замечает, а 4-5 это одна большая сплошная неравномерность. Если Вам надо от чипа быстренько добежать до QSFP - это одна история. Там можно - ибо оптический трансмиттер суть есть ретаймер. А если Вы идете куда-то далеко, например в коннектор и бакплэйн - совсем другая. Глобально я считаю бампы злом и рекомендую применять их - в последнюю очередь - по одному, не собирать их в группы Тут я видимо не совсем корректно сформулировал. Я имел в виду что оптимальное место где можно избавиться от skew это: - breakout из коннектора/чипа - переходное отверстие То есть по максимуму искривлять трассу именно там, а то что останется уже отдавать бампам. Просто это еще рекомендуется делать именно в зоне антипада, потому что это еще работает на компенсацию емкости пэда. Ну и вообще все г-но лучше в одном месте собрать. Поэтому я собственно так и сформулировал. Нет. Это уже в контексте просто skew match. То есть вместо того чтобы уходить во всякую экзотику - можно еще поработать над улучшением бампов. Ну и там всякую банальность надо помянуть в виде слабосвязанных дифпар. На которых бампы не так сильно вредят.

Ну тут засада в том, что на этих частотах, бапм - это серьезная неравномерность. А 4-5 бампов подряд - это уже не работающий линк, на чем-то быстрее PCIe gen3. А отыграть Skew на антипадах полностью не всегда получается. Я уже не говорю о том, что если трасса далеко тащит за собой skew - то все-таки лучше где-то по пути от него избавиться. Все равно надо как-то выкручиваться. Хотя есть более прозаичная технология, правда ее геморройно рисовать пока что. Можно делать на бампах трассу шире, чтобы сохранить импеданс. Диагональным участком в данном диапазоне можно пренебречь. Хотя можно упороться и делать его плавно увеличивающимся в толщине :)

Дык я ж не Вам отвечал, а второму участнику. Очевидно он несколько менее подкован в этом вопросе. Ежели найду - расскажу. Доку не обещаю - меж сами мемберы. У нас VendorID есть, правда мы его еще никуда не прошивали =) Если она не закрытая - зашлю.

Охотно. Дело в том что структура печатной платы если по простому представляет собой стеклянную сетку, заполненную смолой. У смолы и у стекла разная Dk. Как следствие представьте что у Вас один проводник в дифпаре попал на стекло, а второй - на смолу. Сигнал в них начинает распространяется с разной скоростью. Чтобы этот эффект сгладить - высокоскоростные и длинные интерфейсы разводят зигзагом с углом 11 градусов (почему именно с таким - не спрашивайте, скорее всего статистически определено оптимальное значение). Вот. Значится автор вышеупомнятой работы предлагал использовать этот эффект для выравнивания длины проводников в дифпаре, вместо того чтобы ставить традиционные бампы.

Вот в том то и дело что да. Точнее даже не так. Я просто за давностью уже не помню деталей. Он рассказывал как это применить в целом. То есть определенная конкретика была. Просто тогда я видимо был чем-то очень занятой. Мне дали презу, я ее прокрутил, сказал "прикольно" и куда-то дел :) А сейчас не могу найти.

О блин, а я как раз именно эту презу уже неделю безуспешно ищу в недрах своей почты. Потерял... Спасибо. Была еще одна, тоже не могу найти. С PCI-SIG. В общем там докладчик предлагал делать Skew match не бампами, а за счет разной Dk у стекла и смолы путем определенного паттерна разводки трасс. Ну то есть то с чем все борются обратить на пользу. Звучит довольно упорото - но убеждал что работает.

Ну там этот висящий пин, c которым ничего не сделать - уже да, начинает резонансы порождать в полезной полосе. У press-fit же по сути одна цель - не паять. Поэтому они в основном для Backplane применений, где полуметровые борды с десятком плэйнов - хрен припаяешь. А Gen4 уже как-то по бакплейну на FR4 и не потаскаешь. А если брать что-то ВЧшное, типа тефлона - он мягкий. Туда уже не запрессфитишься. Вот и получается так.

Согласен. Слепошарый - не заметил ответвлений. Не знаю. У меня работает :). Правда не XBOX, а другой девайс. Но соглашусь, что не прав. Если там было КЗ - стоит посмотреть глазами в районе источника напряжения. Может там что видно будет. А еще - если сможете раздобыть тепловизор - можно в него посмотреть, вдруг (даже скорее всего) увидите где аномально греется. Могла какая-нить переходушка прогореть, или дорожка. Вот так будет выглядеть примерно:

Она по-моему вхолостую стоит - судя по отсутствию последовательных резисторов. Снимите ее и все. Поддерживаю.

Просто все уже давно умеют делать быстрые сердесы. Просто Intel очень медленный и неповоротливый. Повлияло. При прочих равных она уменьшилась :rolleyes:

Вообще если мне изменяется память - вроде в ISE после синтеза можно открыть полученную схему, пару раз клацнуть на LUT - оно вроде показывает таблицы истинности - по ним можно из И/ИЛИ набрать схему.

Михаил, там на 314 странице форума еще много тем осталось на которые можно ответить. Да, по теме. КПД у схем обычно 0 :rolleyes: Она все что потребляет - рассеивает.

Младшие биты, которые лишние - тоже будут участвовать в арифметических операциях. То есть если домножили скажем на 1000 - появляется 10 битов которые надо туда-сюда таскать по RTL, а в конечном итоге отбросить. Я так делал когда-то давно когда писал преобразование цвета из одной системы в другую (например RGB -> HSB). Там коэффициенты были как раз дробные и передавались параметрами. Далее я их формулами в теле делал целыми (домножал) что естественно не синтезировалось, потом непосредственно в верилоге все это перемножал/суммировал, а потом отбрасывал младшие биты. В итоге получалась гора логики, которая влияла на 1-2 младших бита в конечном результате - то есть она не была оптимизирована при синтезе, но по сути являлась балластом.

Можо в лоб если точность не критична. Помножьте параметр на 10 в требуемой степени, чтоб сделать целым. Осуществите все требуемые арифметические операции с целыми числами. У полученного результата отбросьте требуемое количество младших битов (ну то есть если умножали на 10 - отбросьте 3). Результат будет с точностью до степени 2. Ну и логики конечно возможно немеренно уйдет на такое.

Ох. Вообще глобально эту информацию можно вытянуть из тайминг репортов системы проектирования FPGA. Не скажу как это выглядит у Альтеры, но у Xilinx например это задержка от IOBUF до пэда. Но вообще - когда Вам производитель микросхемы пищет в даташите требования по выравниванию - в них его собственные разбежки длин уже учтены.

Весьма спорно. И насчет плохо и насчет недолго. Особенно вопрос вызывает слово "недолго"? Просто нужно понимать что такое 1/6 фронта - физический смысл. У Вас на передатчике начинает формироваться фронт. Через 1/6 от себя он уже на приемнике и формируется первое отражение из-за не согласования. Оно идет обратно и через 2/6 оно на передатчике. Далее оно накладывается на исходный сигнал и вторично отражается от передатчика (а там все еще фронт формируется - то есть переходный процесс). В конечном итоге к моменту окончания формирования фронта сигнала все "туда-сюда-обратно" уже закончится - будет небольшой овер/андер-шот в том месте где фронт перейдет в полку. То есть отражения, перекрестные помехи, затухания и прочие High-Speed вещи практически не влияют на качество сигнала. А вот если бы оно только началось (в случае длинной линии) - было намного печальнее. Беда китайцев в том, что зная на что можно забить а на что нет - они часто не понимают почему. А мы часто знаем почему - но бздим. Ведь в американском даташите написано - а американские индусы/китацы наверняка гуру и эксперты и не могли чего-то написать просто так. Да, говоря "китайцы" я обычно имею в виду Quanta, MSI, Asus, Wistron и прочих. Тех самых, которые делают борды для HP, Dell, Toshiba, Intel, IBM и далее по списку. У меня культурный шок случился 7 лет назад - после того как я упарывался и дугами рисовал на плате FC 1G - увидел что они PCIe gen1 разводят как I2C какой-нить - переходушки с питанием ставят между P/N проводниками, за GND рефренс вылазят - и оно работает. Это не значит что надо за ними повторять - но надо понимать где можно расслабиться, а где нет. Автору поста: Никто не возьмет на себя ответственность и не скажет прямо - нарушайте или не нарушайте. Вы инженер - ищите компромиссы. Идеальных разводок - не бывает. Но за разницу между 6 и 14 слоями - я бы очень крепко призадумался. А бы даже другое выражение использовал тут :) 14 слоев, кстати, на большинстве фабов (в отличие от 12, кстати) - это не типовый процесс - там цена очень сильно другая как правило. Как минимум до 12 слоев имеет смысл опуститься. По этой границе водораздел обычно идет между дорогой PCB и стандартной в контексте слойности.