PCBtech
-
Постов
1 220 -
Зарегистрирован
-
Посещение
Сообщения, опубликованные PCBtech
-
-
Я не хочу тратить время на переписку, у меня его нет. Я просто запросил учебное видео с анализом
Монте-Карло и пояснением сути. Если такого в планах нет, то нечего сказать. Вы легко можете сравнить результаты расчетов в PSPICE и в LTSpice (в нем это просто сделать, да и в
Orcad PSpice легко). Основная проблема будет найти одинаковые компоненты и там и там. Для простоты можно нарисовать любую схему на пассивных компонентах и промоделировать
и там и там при одинаковых разбросах компонентов.
Ну вот, пожалуйста, видеоролик с простейшей схемой и анализом разброса допусков по методу Монте-Карло.
http://www.flowcad.de/FlowCAD_Uni_Monte_Carlo.htm
Немецкую озвучку можно просто не слушать, там и так все понятно.
У вас так же работает, если вы такую же схему нарисуете и такие же допуски введете?
Этот функционал Вас чем-то не устраивает?
Кстати, прилагаю файл проекта для тестирования, если кому лень схему рисовать.
А сам симулятор PSPICE можно скачать по нижеприведенному адресу, это бесплатно.
http://www.orcad.com/ru/buy/try-orcad-for-free
Orcad Pspice ругается, что не может найти свои библиотеки, хотя до внедрения "чужих" элементов все работает нормально с компонентами из Orcad Pspice. Вполне возможно, что ячего-то не так делаю, слишком это кудряво делается в Orcad Pspice. Вот и запросил учебное видео.
Ну да, видимо, вы так подключаете новые библиотеки, что OrCAD PSPICE перестает видеть старые.
Аккуратнее надо их подключать.
:-)
На самом деле, не видя вашу инструкцию, я ничего не могу сказать о том, что именно Вы делаете неправильно.
Так что если есть желание разобраться - присылайте инструкцию, постараемся помочь. По-моему, с подключением моделей в PSPICE ничего экстраординарного нет.
Вот видеоролик о том, как в PSPICE подключать модели.
Правда, озвучка на иврите, но удивительным образом все понятно
:-)
https://www.youtube.com/watch?v=t5cQIFGpuNs
По-моему, процедура очевидная и довольно несложная.
-
Научите.
Не нашел я транслятора библиотек и эл. схем из PCAD, или Altium в Orcad CIS, для дальнейшей передачи и "разводки" в Orcad PCB Editor.
Если есть инструкция "закидывания" поделитесь, как правильно это делать.
Если поставите свежий хотфикс, то увидите в меню пункт "Импорт из Альтиума".
Только 4й хотфикс пока не ставьте, он сыроват.
-
Последней версией, которой я пользуюсь для старых проектов - SPB16.60.000, Вполне возможно, что недопонимаю что-то. Подобные вопросы и у моих коллег.
Поэтому и запросил обучающее видео по этим двум для меня важным частным вопросам. Сейчас более активно использую LTSpice, и там таких вопросов нет.
Но возникает опасение, что LTSpice прикроют после покупки LT AD. Два спайса для внешних пользователей в одной компании быть не может. Для внутренних разработчиков картина
другая, там используют несколько дорогостоящих кадов за которые платят немереные деньги. Если прикроют LTSpice, то придется полностью возвратиться на Orcad Pspice, как на наиболее
надежный и неплохо сработанный инструмент по сравнению с другими кадами.
Вы не могли бы прислать на адрес [email protected]:
1. Проект в PSPICE c анализом Монте-Карло и пояснением сути проблемы
2. Модели, которые не удается подцепить к PSPICE, и описание, в чем именно состоит сложность.
-
Не рекомендуем ставить хотфикс OrCAD/Allegro 17.2 s004
В нем ошибка, приводящая к блокировке лицензии Capture.
Предлагаем дождаться выхода хотфикса s005, в котором эта ошибка исправлена.
-
По Orcad PSpice два вопроса (запроса).
1. Использование моделей компонентов, отсутствующих в библиотеках Orcad-а. Тут кто-то сказал, что это элементарно, у меня элементарно не получается, написал целую многоходовую
инструкцию для себя и коллег. И после использования нового элемента возникают проблемы с использованием элементов из библиотеки, они не работают без удаления новых созданных
компонентов.
2. Монте-Карло. Приходится моделировать для положительных отклонений величин и отрицательных отдельно, а потом складывать результаты. Это, явно, идиотизм.
Это в какой версии PSPICE?
-
Добрый день!
Сообщите, пожалуйста, какие настройки следует внести в Design Rules в Altium под ваше производство?
Имею в виду зазоры, ширину дорожек, стандартные толщины слоев..
Здравствуйте.
Вы можете опираться на следующие параметры при проектировании МПП 5го класса точности с элементами 6го класса:
Зазоры 0.1 мм
Мин.зазоры в узких местах 0.075 мм (это повлечет удорожание)
Ширина дорожек 0.1 мм
Мин.ширина дорожек в узких местах 0.075 мм (это повлечет удорожание)
Стандартные толщины слоев МПП:
Диэлектрик - от 0.1 мм до 1.2 мм, зависит от типа выбранного материала
Медь - стандартные толщины 18 мкм и 35 мкм,
возможны также варианты от 70 до 210 мкм, и от 6 до 12 мкм.
Возможно также выполнение более сложных печатных плат, с проводником и зазором 50 мкм,
и с толщиной диэлектрических слоев 50 и 75 мкм, в зависимости от выбранного диэлектрика.
(это повлечет удорожание)
Рекомендуемый гарантийный поясок 0,15 мм, то есть при финишном диаметре переходного отверстия 0,2 мм площадка 0,2 + 2*0,15 = 0,5 мм.
Минимальный гарантийный поясок 0,1 мм.
(это повлечет удорожание)
-
Включен, но не все ветки проверок.
Но тут другой момент - это должна быть как бы проверка механики, независимо от того, в одной цепи, в разных или вообще отверстия/пады без цепей. Просто отверстие к отверстию. А так не работает...
Ну это надо смотреть в хелпе, там все понятно, почему может не работать.
Поиск по ключевому слову в хелпе:
HOLE_TO_HOLE_SPACING
дает следующий результат:
Notes:
Hole to pin, via, cline, and shape spacing checks execute using the Hole To cell values that you specify in Constraint Manager's Spacing and Same Net Spacing worksheets, when:
The hole size is greater than, or equal to, the regular pad size
The regular pad is suppressed on pins or via holes
A NULL value is defined for the regular pad
You must enable design rule checks individually using the Modes and Options tabs of the Analysis Modes dialog box. See the Analyze - Analysis Modes command in Constraint Manager.
To enable or disable constraint checks by layer (in the Same Net Spacing domain), use the Enable DRC by Layer switch in the Options worksheet.
-
Планируем провести семинар по трассировке скоростных интерфейсов и DDR-памяти в конце сентября.
Место и даты проведения:
Ростов-на-Дону - 26-27 сентября, с 10-00 до 18-00
Екатеринбург - 29-30 сентября, с 10-00 до 18-00
Подробная информация и регистрация участников - на сайте:
http://pcbtech.ru/pages/view_page/212
-
вот сделал также как описывал alexpcb
Может, надо еще в Analysis Modes - Design Options задать Mechanical pin to conductor spacing?
-
PCBtech,
хорошие новости, а главное своевременные, странным было, что до сих пор такого не было у каденсов....
Сразу вопрос - могу ли я воспользоваться этими ресурсами без запуска Capture, т.е. браузером по прямой ссылке.
Дело в том, что у меня при запуске стартовая страница почему то открывается пустой.
На всякий случай так выглядит мой Capture.ini
Как понимаю, ресурс доступен для версии Lite?
Не заинтересован в его установке, т.к. у меня 16.60 который меня на сегодня целиком и полностью устраивает.
Будут ли какие инструкции на этот счет?
Установите свежий хотфикс.
Разрешите доступ к Интернету.
Если не поможет - попробуйте деинсталлировать и переустановить пакет целиком, может, у вас что-то сбилось в настройках.
-
Стандартный способ ни чем не плох, просто со случаем когда используется именно интервал (0.3 - 1), а в этом интервале, в моем случае всего нужны два значения 0.3 и 1 теряется смысл самого интервала, было бы логично в правилах для ширины выставить всего два нужных мне значения. Это бы решило мою задачу.
Выставьте Physical - Min Width 0.3, Max Width 1.0 и Neck Width 1.0
При необходимости прокладки широких трасс перейдите в Neck Mode.
Для узких трасс выберите в Options вариант Constraint, и будет выбрана ширина проводника 0.3.
Это решает вашу задачу?
-
UPD. Как выяснилось, при конфигурации CIS, необходимо, чтобы свойство, в котором прописано имя модели было названо ASI_MODEL. Также, чтобы свойство передалось с нетлистом в PCB, нужно прописать его в файле allegro.cfg (...tools\capture).
Свойство SIGNAL_MODEL можно назначать в схемном редакторе через меню SI Analysis - Assign SI Model и выбирать из списка доступных моделей.
Если же требуется свойство ASI_MODEL, видимо, надо соответствующим образом настроить переименование этого свойства в Allegro.cfg
-
Ну и не смог извлечь пользу из возможности делать массив отверстий. Сгодилось бы для создания термальных площадок, но при выполнении массива в составе SMD площадки, отверстия никуда не идут, а остаются только кругами на top.
Кто-нибудь еще разбирался?
Может, надо такую площадку оформлять как сквозную, а не SMD?
-
Текст скрипта следующий:
setwindow pcb
trapsize 504
generaledit
param in
setwindow form.parm_in
FORM parm_in browse
fillin "F:\Base_Color.prm"
FORM parm_in execute
setwindow pcb
trapsize 504
setwindow form.parm_in
FORM parm_in cancel
setwindow pcb
generaledit
Похоже, он у вас вызывается вложенным образом много раз.
Надо смотреть, как вы оформили его вызов при запуске Allegro.
-
Зарегистрируйтесь на онлайн-вебинар по моделированию аналоговых и смешанных схем в PSPICE.
Дата: 7 сентября 2016 г.
Время: 18:00 Мск
Продолжительность: 60 минут
Язык: Английский
- Вы хотели бы повысить эффективность моделирования ваших схем?
- Вы хотите снизить стоимость ваших изделий, сократить сроки разработки, и устранить сбои ваших устройств?
Если это так, то присоединитесь к семинару, чтобы посмотреть, как вы можете импользовать новый PSpice-симулятор
для верификации и анализа ваших схем, компонентов, и параметров устройства, еще до того момента,
как вы передаете схему в трассировку, изготовление и монтаж.
На вебинаре вы узнаете:
- Новые возможности разработки и анализа печатных плат с помощью технологии PSpice
- Максимизация скорости моделирования с использованием опций повышенной производительности и улучшенной сходимости
- Создание собственных моделей трансформаторов с помощью редактора PSpice magnetic parts editor для DC-DC конвертеров
- Быстрое и простое виртуальное прототипирование с помощью инструмента PSpice device model interface capability
- Как вы можете сократить время настройки моделирования с помощью улучшений интерфейса и опций кастомизации
Количество мест ограничено.
Для регистрации пройдите по ссылке:
-
Вышла новая статья по системе моделирования СВЧ-систем Empire XPU.
3D-МОДЕЛИРОВАНИЕ СВЧ-ПОЛЕЙ С ПОМОЩЬЮ EMPIRE XPU
ПО МАТЕРИАЛАМ СЕМИНАРА КОМПАНИИ "ПСБ СОФТ"
Файл для скачивания:
-
Добрый день! С ICA что нибудь прояснилось? Есть ли решение проблемы? Заранее спасибо!
Ответ нашел - ICA официально свернуто и дальше развиваться не будет.
Добрый день.
На данный момент предлагаются два решения:
1. Портал SnapEDA - онлайн библиотека 25 млн компонентов с возможностью импорта в OrCAD Capture.
Описание доступно тут:
http://www.pcbsoft.ru/#!orcad-capture/bxdg8
Ссылка "Он-лайн библиотека 25 млн ЭРИ"
2. Библиотека из 12 тыс. референс-дизайнов Arrow, с возможностью импорта проектов в OrCAD
и извлечения схемных символов из них.
Нужен OrCAD/Allegro 16.6 хотфикс 72 или позже, или OrCAD/Allegro 17.2 хотфикс 2.
Описание:
http://www.pcbsoft.ru/#!orcad-capture/bxdg8
Ссылка "Библиотека референс-дизайнов"
-
Можете показать настройки Options и Find?
Может, можете выложить кусок проекта с такими пинами или via?
временами, при прокладке трассы, не могу ее завершить - не подключается линия к pad-у или via... (версия 17.2)на форуме сайта Cadence нашел следующую рекомендацию - " If this is the case you can run Tools - Derive Connectivity, check both boxes and click on OK which should resolve these connections. ",
но она к сожалению не помогла... :((
кто-то может посоветовать что-то дельное??
P.S. Да! в версии 16.6 ничего похожего (такого косяка) не встречал...
Незадействованные пины не могут соединяться в одну цепь.
Это возможно только если у них есть признак цепи питания и совпадает имя пина,
тогда создается цепь питания с именем, совпадающим с именем пина.
Если это не так, пришлите, пожалуйста, кусок схемы с этими пинами, посмотрим.
и еще один момент: на принципиальной схеме есть с десяток элементов у которых есть незадействованные выводы, обозначены как N...PCB Desig сам соединяет их в одну цепь (неразведенную...)...
смерится с этим? или в настройках пакета есть режим (ВКЛ./ВЫКЛ.) ?
Спасибо!
Скорее всего у вас кнопки с CTRL потом где-то еще переопределяются.
Проверьте, видимо, подключается дополнительный файл настроек.
Попробуйте определить CTRL-кнопку через окно Command и сразу проверить ее действие.
Посмотрите лог отработки команды.
Занялся всякими рюшечками.По вашей рекомендации установил в evn-файле управление колесиком мыши:
Так вот CTRL+колесико не работает. Что с CTRL, что без CTRL сдвига экрана по вертикали не происходит, только увеличение-уменьшение.
Что не так?
-
Очень полезный отзыв, спасибо!
Да, в комплекте "спецпредложение" SI Base + Serial Link Option Promo
прилагаются стандартные IBIS модели и стандартные схемы включения,
с которых можно начать работу по моделированию последовательного скоростного канала.
Обращайтесь для получения официального КП по промо-акции на [email protected]
Семинар очень интересный.5 дней - тоже хорошо, 5 рабочих и 4 туристических. Организм можно и напрячь по такому случаю.
Что можно было бы улучшить?
Поскольку Серджан загружал несколько проектов одновременно, комп тормозил прилично. Кроме того, забывались вопросы, которые были по первым загруженным проектам, пока рассматривали последующие.
Мне кажется, было бы неплохо иметь на столе 3-4 компа, грузить проекты раздельно, а проектор подключать через коммутатор.
Не пытаться на каждом проекте охватить всё, а смотреть только интересующие вопросы по проекту (проектов много и промоделировать все целиком и 5 дней не хватит).
При этом Антон бы мог делать рутинные операции, типа подгрузки моделей, проверки результатов моделирования, чтобы результаты показывались без сбоев.
Лично мне понравилось. что Sigrity нашел проблему в моем проекте, т.е. это не просто красивые картинки, а реальные проверенные приборами результаты. Хотя, хотелось еще там кое-что рассмотреть, вопросы остались. Но тут уже нужен был индивидуальный подход, в формате семинара этого не сделаешь.
Кстати, слышал фразу, что в комплекте есть IBIS модели.
При покупке SI Base + Serial Link Option комплект IBIS-моделей входит?
-
Большое спасибо за ответ. Буду изучать.
Люблю скрипты за самодокументируемость.
Облегчают перенос в новые проекты, связь разных программ.
Сами скрипты иногда полезно генерировать из единой базы данных.
Для получения информации по программированию на SKILL
очень хороший источник - форум:
https://community.cadence.com/cadence_technology_forums/f/28
Поиск на форуме - через значок лупы справа наверху.
-
К сожалению, примера не нашел.
Если я пишу
axlCNSEcsetCreate("Diff_pair1_set")
то в каком подразделе Electrical Constraint Set должен создаться Diff_pair1_set?
Может быть, Вы могли бы дать какой-нибудь пример?
Во всех разделах Electrical он появляется, только надо повторно запустить CM, чтобы это увидеть.
Пример:
Command > skill
Skill > axlCNSEcsetCreate("Diff_pair1_set")
dbid:123043560
Skill > axlCNSEcsetValueSet("DIFF_PAIR1_SET" 'Maximum_Via_Count 5)
t
Skill > axlCNSEcsetValueSet("DIFF_PAIR1_SET" 'Differential_Pair_Primary_Gap 0.25)
t
Skill > axlCNSEcsetValueSet("DIFF_PAIR1_SET" 'Minimum_Line_Width 0.15)
t
Skill > axlCNSEcsetValueGet("DIFF_PAIR1_SET" 'all)
(
(Maximum_Via_Count 5)
(Differential_Pair_Primary_Gap 0.25)
(Minimum_Line_Width 0.15)
)
Skill >
И еще из полезного:
Skill > axlCNSEcsetValueGet(nil)
(Maximum_Stub_Length Net_Schedule_Topology Ratsnest_Schedule_Type Maximum_Via_Count Match_Via_Count
Maximum_Exposed_Length Impedance Propagation_Delay Relative_Propagation_Delay Parallelism
Maximum_Crosstalk Maximum_Peak_Crosstalk Total_Etch_Length Differential_Pair_Primary_Gap Minimum_Line_Width
Maximum_Line_Width Differential_Pair_Neck_Gap Minimum_Neck_Width Differential_Pair_Coupled_Tolerance_Plus Differential_Pair_Coupled_Tolerance_Minus
Differential_Pair_Minimum_Spacing Differential_Pair_Gather_Control Differential_Pair_Max_Uncoupled_Length Differential_Pair_Phase_Control Differential_Pair_Phase_Tolerance
Differential_Pair_Dynamic_Phase_Tolerance Differential_Pair_Max_Dynamic_Phase_Violation_Length LayerSet_group
)
А имя параметра констрейна в CM можно увидеть, если навести мышкой на название столбца в CM
(правда, оно немножко отличается, но можно догадаться).
В вам зачем создавать констрейны скиллами, если не секрет?
-
Нет там такого.
Можно поподробней. Вы как то писали:
Вот про десять тысяч, я не понял как их задать.
Для корректной перенумерации схемы,
нужно сначала сделать перенумерацию на плате, начиная с большого номера (например, 10000),
сделать бэк-аннотацию из платы в схему,
а затем уже делать перенумерацию схемы с 1 по нужным правилам,
и делать загрузку нового нетлиста в плату.
Тогда гарантированно не будет пересечения RefDes.
-
Это все найденные файлы :
c:\Cadence\SPB_16.6\tools\capture\allegro.cfg
c:\Cadence\SPB_16.6\tools\capture\CAP2EDI.CFG
c:\Cadence\SPB_16.6\tools\capture\cap2ment.cfg
c:\Cadence\SPB_16.6\tools\capture\cap2view.cfg
c:\Cadence\SPB_16.6\tools\capture\ment2cap.cfg
c:\Cadence\SPB_16.6\tools\capture\variant.cfg
c:\Cadence\SPB_16.6\tools\capture\view2cap.cfg
Спасибо за найденную опечатку. Прилагаем исправленное описание,
а также необходимые файлы,которых почему-то нет в вашей инсталляции.
Кстати, в ближайшее время (на следующей неделе) Cadence планирует выложить доступ к 12000 референс-дизайнов,
которые можно будет открыть в OrCAD Capture, при необходимости вытащить оттуда схемные символы,
или скопировать необходимые схемы для дальнейшего использования.
Вот инструкция, а сам функционал должен быть открыт на следующей неделе, видимо, во вторник
(функция доступна в Cadence OrCAD/Allegro 17.2 HotFix 002).
Cadence_OrCAD_Reference_Design_Projects.pdf
-
С этим snapEDA - бесплатный сыр, лучше не связываться, в архивах сплошные грабли, ресурс открытый и бесконтрольный, народ извращается там скуки ради.
Их встроенная утилита, впечатление, писалась на коленке студентами, все приходится потом допиливать вручную. С УГО символами у меня ничего так и не получилось. Ссылка на несуществующий файл EDIF2CAP.CGF директории тому подтверждение.
Для учебы это как то еще катит, но для клиента, себе дороже...
Задумка неплохая, но сырая, смахивает на пилотный проект стратаперов, и вообще мое мнение, производители силикона должны задуматься в борьбе за выживание о расширенных функциях datasheet.
Не очень понятно, что у Вас не получилось с УГО.
Файл настроек:
C:\Cadence\SPB_16.6\tools\capture\EDI2CAP.CFG
Файл описания конвертера:
C:\Cadence\SPB_16.6\doc\edif2cap
Схемные символы из SnapEDA прекрасно импортируются в Capture.
Запись вебинара по PSPICE
в Разрабатываем ПП в САПР - PCB development
Опубликовано · Пожаловаться
Если кто-то пропустил позавчерашний вебинар по PSPICE,
то вот тут доступна его запись.
https://attendee.gotowebinar.com/recording/[email protected]