SergM

Посмотрите межгосударственный стандарт ГОСТ 2.105—95 "ОБЩИЕ ТРЕБОВАНИЯ К ТЕКСТОВЫМ ДОКУМЕНТАМ" и бед с текстовыми техническими документами почти не будет. Не плохо посмотреть и документы, перечисленные в разделе "НОРМАТИВНЫЕ ССЫЛКИ" этого стандарта.

Основное меню ->View -> убрать галку напротив "Snap to Grid". Глюк (или фича, как хотите) P-CAD-а.

Shemagee - это не пакет, а добротно сделанный графический редактор для разработки схемотехнической части библиотек и электрических схем в соответствии с требованиями ГОСТ (ЕСКД). На мой взгляд, основными преимуществами Schemagee по сравнению с штатным редактором P-CAD Schematic являются средства разработки иерархический проектов и работа с блоками (внутренними и внешними). В данный момент Shemagee (совместно с TDD - редактором перечней и спецификаций) - хорошие дополнения к P-CAD. Но это только схемотехнический редактор, позволяющий быстро "без заморочек", практически автоматом выполнять рутинные и трудоемкие работы по оформлению и выпуску схем, перечней, спецификаций и некоторых других видов КД в соответствии с ЕСКД. Все остальное делается сейчас в P-CAD или в Protel, для работы с которыми Shemagee имеет средства импорта/экспорта.

Интересны Ваши отзывы об атмеловском приемопередатчике AT86RF211. Кто использовал, поделитесь впечатлениями пожалуйста.

Беда в том, что DOS атаку можно организовать, "забивая" практически любой из сервисов. И не только сервера-жертвы, но и сервера провайдера. И еще. Обычная процедура аудентификации на FTP сервере (насколько мне известно) - очень не защищенная вещь. Логин и пароль передаются через и-нет практически без всякой защиты.

2 Jul: Спасибо что поправили. Проводники под маской конечно-же не облуживаются. 2 Alex_St: 1. Для справки: Дорожки силовых цепей на Вашей плате имеют ширину везде > 1 мм, что при толщине фольги 35мкм (вряд-ли вы будете использовать материал с более тонкой фольгой или изготовитель будет химически осаждать ее по аддитивной технологии) позволяет получать нагрузочную способность по току до 3А при перегреве проводника на 20С в условиях естественной конвекции. А у Вас речь шла о 2А, да и то, как я понимаю, в импульсе. Так-что проблема видится мне надуманной. 2. Есть не просто памятка, что и как делать при работе с библиотеками, есть стандарт предприятия, на котором работаю. Но им поделится я не могу. Извините. Но вопрос этот поднимался и здесь, и на pcad.ru.

Зачем платить больше, а ждать дольше? Платы по 3 классу сделают и дешевле, и быстрее. Так как шелкографии для этой платы не предвидится, то и про все замечания с ней связанные забудьте (шрифты, графика маркировки на площадках). Но лучше, все-же, сделать "по человечески." Сейчас шелкографии нет - а завтра она понадобится. Из-за стилей текстов компоненты переделывать не обязательно. Стили текста можно изменить и в самом проекте. Но при разработке библиотек, лучше составить себе список-памятку (своего рода внутренний стандарт), где оговорить что и как. И потом уже ее придерживаться. Графику контура - без проблем. Просто выводите ее в нужном масштабе на печать. А вот образмеривать и оформлять придется или вручную, или в каком-нибудь другом машиностроительном САПР-е (Автокад, Компас и т.п.). У P-CAD-а есть и собственные средства для простановки размеров, но работать с ними не удобно. Что-то я не понял Вас. Зачем Вам что-то еще пропаивать? Стандартный технологический процес изготовления плат обычно включает операцию облуживания проводников и площадок. Задайте для одной пары соединенных ног компонента тип эквивалентности JMP, а для другой - JMP2.

Здравствуйте, Alex_St После быстрого просмотра Вашей платы, бросилось в глаза следующее: 1. Элементы DD2 и L1 с обратной стороны платы наложились друг на друга; 2. Не обоснованно маленькие для Вашего проекта размеры переходных контактных полощадок (0,5мм) отверстий (0,3мм) в них. Думаю, что их можно совершенно спокойно выполнить с размерами 1,6мм и 0,8мм соответственно; 3. Зазор между контактными площадками для выводов 14,15 и сегментом проводника RST, положенного между ними мал ~ 0,13 мм. Мне кажется, что ширину проводника в этом месте можно совершенно спокойно уменьшить до 0,3 мм. 4. Выводы от кнопки S1 попадают под окружающие её компоненты (X1 и др.) - можете иметь сюрпризы при сборке. 5. Как-то не красиво выполнены соединения от контакта 1 X2 к другим элементам на нижней стороне платы. Я бы применил тут полигон. 6. Шрифты, используемые для маркирок лучше делать типа Stroke, а не True Type - если изготовитель будет использовать устаревшие фотонаборные установки он не раз помянет Вас не злым тихим словом за True Type. 7. Линии маркировки попадают на контактные площадки - у Вас могут быть проблемы с пайкой. 8. Будьте готовы, что изготовитель затребует у Вас чертеж (эскиз) контура платы с размерами допусками, радиусами скруглений и т.п. 9. По поводу защитной маски (зеленки) особо не волуйтесь, просто сообщите изготовителю, что она Вам нужна. Это то, что бросилось в глаза. А вообще пользуйтесь встроенными средствами P-CAD для контроля на технологичность. У меня на Вашу плату DRC контроль выдал многовато сообщений и предупреждений. Думаю, что еще не полный перечень и коллеги его дополнят. Успехов!

В P-CAD 2002 - с помощью утилиты Teardrop.exe. Во всех программах для технологической подготовки производства печатных плат. В частности: в CAMtastic2000 - из основного меню, Tools --> Teardrops; в CAM350 - точно так-же.

Да, а ведь минздрав предупреждал - не беритесь за все сразу. Вредно для здоровья!

quote=Andy Great,Feb 17 2005, 23:07] Читал предложение делать в этом месте переходное отверстие и пропаивать его с другой стороны после повыводной пайки. Плюс, конечно же, окно в маске. <{POST_SNAPBACK}> Переходные отверстия в этом месте не помешают с точки зрения надежного електрического контакта с GND. Сам их там делаю. Но при пайке я на их помощь не особенно рассчитываю. Мне поначалу тоже было "стремно", но это быстро прошло. :) Сейчас уже мой "стаж" приближается к 2 десяткам таких паек, и ни разу я пока не "облажался". Спокойно и аккуратно делайте, и все получится. Успехов!

Для пайки "донышка"я грею плату на маленькой электрической печке, с закрытым и изолированным нагревателем, до температуры чуть выше почки плавления ПОИН-52 - где-то до 120-150С. Для остальных паек - до 70-80С.

В Киеве есть, как минимум, 3 или 4 фирмы занимающихся платами. Про одну из них (помимо упоминавшегося VD Mais) знаю точно - это электронмаш PCB. Делают многослойки с защитой по 4-5 классу. Думаю, с 2-х сторонней платой управятся за неделю. Если это еще актуально.

С расширением паттернов понятно, хотя я надеялся, что в стандартных уже это есть. А вот как паять - надо ли пасту, какие-то флюсы специальные? Или просто покрыть площадки слоем припоя? Плату греть зачем? <{POST_SNAPBACK}> Нет, при пайке обычным паяльником я пасту не использую. Наловчился обходится обычным трубчатым припоем с канифолью внутри (диаметром 0.5.. 0.8 мм). А подогреваю затем, чтобы термоудар был поменьше да и пайки при этом получаются аккуратнее а процесс лучше контролируется и идет быстрее. Еще подогрев нужен, чтобы припоять "донышко" (вывод IC в виде области металлизации, который надо соединить с землей и до которого паяльником не добраться). Для этого нужен легкоплавкий припой. Для таких мест я использую ПОИН-52 (олово-индий). Смываю остатки канифоли спирто-ацетоновой смесью. Чистый ацетон тоже годится (если пластмассы какой нет нет рядом). Лучше площадки предварительно залудить.

В свое время меня тоже интересовал этот вопрос. Даже печку для этого сделал. :) Но, как оказалось, вполне можно обойтись и обычным паяльником. С хорошим, тонким жалом. А если при проектировании сделать контактные площадки на 0.5..1.0 мм длиннее (сместив "добавку" наружу, естественно), чем рекомендовано, то после не большой тренировки паяются без проблем. Вообще замечательно, если есть возможность не много (градусов до 70-80С) подогреть плату...

Да, но речь-то идет о ПРОГРАММАТОРЕ! И, насколько я понимаю, инициатором обмена информацией с программируемым устройством должен быть в данном случае именно программатор. А он этого не делает. Кроме того, автор темы пишет, что под ДОС и Win9x он у него работает (или работал и уже не работает? - если уже не работает, тогда действительно, надо разбираться с железякой). А проблемы возникли под NT, что закономерно, т.к. NT не позволяет (без драйверов, нормальных, которых нет, или "псевдо") работать напрямую с портами. Точнее, не с самими COM портами, а с их управляющими регистрами. А именно так и работает (судя по написанному в теме) программка для этого программатора. Лучше, пожалуй, действительно не морочить себе голову, а работать с ней так, как и работали - из-под ДОС-а.

>возникла необходимость полной разработки достаточно серьезного >устройства от схемы до реализации + программное обеспечение как на >стороне устройства, так и на стороне компьютера. >Подскажите, где почитать про основы, терминологию, используемую >разработчиками ПП, также буду благодарен за совет по поводу САПР. Тут все зависит от задач, которые Вы хотите хотите решать. И от того, в каком окружении (самостоятельно или в коллективе) Вы будете работать над проектами. И от того, насколько долго и серьезно планируете работать в этой области. Насколько я понимаю, пока речь идет о самостоятельной работе, или работе с не большой группой коллег. В противном случае вопрос выбора перед Вами бы уже не стоял :) В этом случае присмотритесь повнимательнее к PADS. WG хорош, но в полной мере раскрывает свои возможности при коллективной работе с проектами. По поводу P-CAD. Я не согласен с тем, что это плохой и не развивающийся пакет. Точнее было-бы говорить о его слабом, не достаточном его развитии со стороны разработчика.

А не подскажите теорию, или где почитать про связь (в аналитическом виде) между джиттером тактового сигнала, подаваемого на АЦП, и теоретическим SNR АЦП? 1.ADC Quantisation Noise: The quantisation SNR for an N-bit ADC within a bandwidth BOBS is given by: SNR (dB) = 6.02N + 1.76 + 10log10(fs / 2BOBS) Where: N - Number of bits in ADC fs - Sample frequency BOBS - Observation bandwidth N = 12, fs = 60MHz, BOBS = 1Hz, SNR = 148.77dB 2. ADC Jitter Noise: Jitter within the ADC’s is a combination of several independent sources of jitter three of which are described below. z Aperture Jitter Defined as random fluctuations in the ADCs aperture time about the nominal ADC aperture time. Adds an amplitude variation or white noise to the sampled signal. z Clock Jitter Defined as random fluctuations in the clock period about the nominal clock period. z Clock distribution systems These systems can also add further jitter noise into the overall system. z These sources of jitter within the ADC can be summed to provide an overall jitter effect. To find the overall ADC jitter we add the variances of the individual jitter sources. The Jitter SNR for an ADC with a system jitter level of JRMS digitising a signal of bandwidth BSIG is given by: SNR (dB) = 20log10(1/(2pBSIGJRMS) Where: BSIG - Signal bandwidth JRMS - RMS jitter level 3. ADC Spurious Free Dynamic Range (SFDR): SFDR is defined as the ratio of the RMS signal amplitude to the RMS value of the PEAK SPECTRAL COMPONENT (measured over the entire first Nyquist zone, DC to fSAMPLE/2). The SFDR therefore considers ALL sources of distortion regardless of their origin. For near full scale signals the SFDR is dominated by harmonics of the input signal. For signals several dB below full scale other non harmonically related spurs occur. These spurs are generally due to the differential non-linearity, of the encoding process, of the ADC itself. Summary of ADC Effects: Quantisation Noise Constant for an ADC with a fixed resolution. Independent of sampling frequency. Independent of jitter levels. Jitter Noise Dependant on rms jitter level. Increases with undersampling (Decreases with oversampling). Flat across the band. Spurious Free Dynamic Range - The spurious free dynamic range of any ADC is determined by ALL sources of distortion within the Nyquist band including harmonics of the input signal and the non-linearities within that ADC. PS.: Взято из A Discussion of Phase Noise and ADC Limitations on the Dynamic Range of a Multi Channel Radar

А какая доля "всей последующей возни" приходится у Вас на таможню (речь о сроках, про стоимость мне спрашивать как-то даже и не удобно)? Интересно сравнить с тем что у нас, на Украине.

>В каких пакетах Вы обычно разрабатываете эл. схемы ? P-CAD 2002 >Кто-нибудь имеет опыт работы со Schemagee ? Кое-какой опыт работы со Schemagee имеется.

Все верно. Но в данном случае попробовать все-таки стоит.

Здравствуйте. Есть не плохая книга: П. Агуров "Последовательные интерфейсы ПК. Практика программирования". С ней вместе идет CD, на котором, кроме прочего, есть занятная вещица - Драйвер GiveIoEx для прямого обращения к портам из Windows NT/2000/XP и пример его использования (приложение к разделу 9.3 главы "Переход в Windows"). Сделан этот драйвер как раз для таких случаев - работало в ДОС-е а вот понадобилось под NT... Приложение в виде zip архива (файл Glava9-3.ZIP, ~ 500kB) прикрепляю к этому сообщению. Попробуйте, может Вам и поможет. Успехов! Glava9_3.ZIP

SergM, займись этим... закинь его на FTP. <{POST_SNAPBACK}> Извините, закинуть на FTP не могу - сижу за корпоративным прокси, настройки которого не позволяют мне сделать это. Извините.

См. вложение к сообщениию 1044 этого форума. РД 50-708-91 "Инструкция. Платы печатные. Требования к конструированию".

EVS, спасибо коллега! :) С усилителями от RFMD (правда, до 8ГГц) мне работать уже приходилось. Нормально работают. У Sirenza Microdevices модельный ряд усилителей c Pвых.<1 Вт вроде пока заканчивается на 6.2ГГц (STA-5063), у Mini-Circuits - 8ГГц. Не плохие усилители есть у Hittite, например HMC441LM1 ( HMC441LP3): F=7.0 - 15.5ГГц, Gain: 14-15 dB Saturated Power: +20..21.5 dBm Есть и у Agilent Technologies (например, AMMC серия), но Agilent предпочитает не связываться с их корпусированием и поставляет в виде кристалла.