Перейти к содержанию
Поиск
    

AnatolySh

Участник
 Профиль  Обзор контента

  • Постов

    270

  • Зарегистрирован

  • Посещение

 Тип контента 

Темы, опубликованные AnatolySh

  1.  

    Altera SOF (POF) -> RBF 1 2

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 28 ответов
    • 2 799 просмотров
  2.  

    Где можно достать одну (пару) штуку hs8203bn8?

    От AnatolySh, в Микросхемы

    • 0 ответов
    • 426 просмотров
  3.  

    Реализация (моделирование) счётчика на VHDL или (System)Verilog со (или без) сбросом

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 5 ответов
    • 866 просмотров
  4.  

    Testbench, формирующий импульсы с нарастающей длительностью 1 2

    От AnatolySh, в Языки проектирования на ПЛИС (FPGA)

    • 15 ответов
    • 1 268 просмотров
  5.  

    VHDL to Verilog

    От AnatolySh, в Языки проектирования на ПЛИС (FPGA)

    • 13 ответов
    • 1 577 просмотров
  6.  

    Xilinx ISim TCL ISE -> Vivado

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 7 ответов
    • 919 просмотров
  7.  

    Intel (Altera) Quartus - что такое SJ?

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 2 ответа
    • 419 просмотров
  8.  

    Xilinx ISim GUI можно ли зуммировать вывод временной диаграммы?

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 0 ответов
    • 346 просмотров
  9.  

    Xilinx ISim GUI что не так?

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 5 ответов
    • 595 просмотров
  10.  

    Altera GDF -> Verilog

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 10 ответов
    • 1 261 просмотр
  11.  

    Altera USBBlaster типы - разные скорости загрузки?

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 13 ответов
    • 928 просмотров
  12.  

    Quartus's отдельно взятые файлы для Windows и Linux: одни и те же или, всё-таки, разные?

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 1 ответ
    • 357 просмотров
  13.  

    Quartus settings file группировка назначений

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 4 ответа
    • 392 просмотра
  14.  

    Электронщик: ПЛИС, немного схемотехника и МК, Зеленоград (оптимально), полтора часа от него или удалёнка.

    От AnatolySh, в Ищу работу

    • 0 ответов
    • 724 просмотра
  15.  

    LTSpice. Как создать spice модель из графической ВАХ? 1 2

    От AnatolySh, в Вопросы аналоговой техники

    • 20 ответов
    • 9 265 просмотров
  16.  

    ModelSim 10.5 error vs 10.6 warning

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 6 ответов
    • 759 просмотров
  17.  

    Индекс блока generate как параметр

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 5 ответов
    • 739 просмотров
  18.  

    MaxPlusII 9.4 ищется

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 7 ответов
    • 864 просмотра
  19.  

    Как правильно писать Verilog file header или что не нравится ALINTy

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 6 ответов
    • 1 332 просмотра
  20.  

    5578TC024 нужно отформовать

    От AnatolySh, в Работаем с ПЛИС, области применения, выбор

    • 2 ответа
    • 955 просмотров
  21.  

    ModelSim*-Intel® FPGA (Starter) Edition какие камни поддерживает?

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 10 ответов
    • 2 007 просмотров
  22.  

    Active_HDL и Waveform Viewer/Editor

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 4 ответа
    • 1 712 просмотра
  23.  

    VCD from Aldec (Active-HDL) vs Mentor's (Modelsim, Questa) ...

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 0 ответов
    • 1 519 просмотров
  24.  

    Как сделать главное окно Modelsim при старте во весь экран?

    От AnatolySh, в Среды разработки - обсуждаем САПРы

    • 8 ответов
    • 2 460 просмотров
  25.  

    ABV in Modelsim

    От AnatolySh, в Языки проектирования на ПЛИС (FPGA)

    • 3 ответа
    • 1 206 просмотров
×
×
  • Создать...