alexadmin

Ограничения касаются только Starter Edition. Но последние версии Modelsim Altera Starter Edition поддерживают режим Mxed-Language

Я бы запустил сборку одного этого модуля, чтобы ничто больше не мешало, и внимательно читал все предупреждения (да и информационные сообщения тоже).

Есть такая штука, как physically exclusive clocks, позволяющая задавать разные тактовые сигналы на одном и том же порту. Если хочется наверняка - можно добавить и 25 и 80 (или вообще целый перечень), хотя смысла, и на мой тоже взгляд, особого нет.

Если опорный клок у все АЦП общий - должно работать. jesd-ядро формирут по 32 бита данных на каждую линию, дальше ваше дело как ими распорядиться

По тактированию укладываетесь? Разные частоты RX/TX требуют использования разных PLL, у которых различные рабочие диапазоны.

Ну например. ad_lvds_in.v

1) На reg [100500:0] x; скорее всего навернется еще синтезатор, надо разбивать на части. 2) Наблюдал падение питания ядра на 20-30% от номинала без "слетания" прошивки.

В теории да. Сложность в том, чтобы обеспечить баланс между всеми элементами. FFT, скорее всего, сожрет все DSP сильно раньше чем логику/триггеры.

В очередной раз пиарю свою поделку для этой задачи: https://opencores.org/project,highload Можно занять весь объем (+-5%) логики, регистров, памяти и dsp. Трансиверы уж как-нибудь сами ;)

Я бы для начала попробовал поиграть с настройками плэйсера (ну и рутера заодно). Если не поможет - фиксировать модули по определенным местам в кристалле через AREA_GROUP. Ну и для начала попробовать ответить на вопрос - какую задачу решает плэйсер распихивая соседние элементы по разным углам...

Так а зачем вам process? Пишите непосредственно в теле архитектуры assert (Edge_type = "All_edge" or Edge_type = "Falling" or Edge_type = "Rising") report LF& "Incorrect parametr : 'Edge_type' Check syntaxis !" &LF& "Note : parametr case-sensitive !"&LF severity error;

Вообще-то как раз для этого assert придумали...

С трудом представляю квартус, который бы выкинул выходной пин если бы на него было назначено какое-либо значение.

Да, согласен. 0.5 м это уже 7 нс задержки туда-обратно...

SPI-flash вполне себе работают на 100+ МГц. Да, для больших частот предлагается калибровать фазу приемного клока. Но на 100 МГц у меня сейчас просто FPGA грузится без всяких ухищрений.

У Xilinx есть (были?) т.н. Relatively Placed Macro. Может altera тоже изобрела что-то подобное?

Вряд ли там в контроллере копится очередь прерываний. Сработало прерывание, попали в обработчик, остановились. Переключатель там дальше "звенит", но этого никто не видит - признак прерывания так и висит. Пошли по шагам, сбросили прерывание, разрешили заново - в это время уже никакого дребезга нет. Не так?

Стало понятно чего вы хотите. Не выйдет. Loopback только внутри трансивера, чтобы мультиплексировать - надо сперва полностью принять данные, потом отдать их на нужный передатчик. Так что без полного трансивера никак. На самом деле не так страшно, если использовать Transceiver Wizard IP, то очень много настраивается в gui.

Независимо от. Впрочем цен не знаю, может копейки какие-нибудь.

У меня нет webpack, чтоб убедиться наверняка, но насколько я понимаю Xilinx: Microblaze - free (по крайней мере MCS версия) DDR3 - free (non-encrypred), ethernet lite - free HDMI - требуется приобретение лицензии даже с полной версией Vivado. У альтеры: Nios - free (версии economy) DDR3 - требует полной версии Quartus или приобретения лицензии Ethernet/hdmi - не в курсе, но вряд ли бесплатно.

Вроде не должно зависать. Waitrequest устанавливается только при обращении к dma-регистру устройства? Если со стороны процессора все транзакции закончены, то не очень понятно с чего бы ему реагировать на waitrequest...

Из описания не вполне понятно, у вас Master или Slave? В Авалоне есть waitrequest. Slave может его выставлять (если не готов) и тогда транзакция будет задержана. Чисто теоретически, при этом будут остановлены только соответсвующие Master и Slave, все остальные устройства на шине должны продолжить между собой общаться.

https://opencores.org/project,8b10b_encdec

В версии 17.0 они добились практически невозможного - висящий в фоне квартус ничего не делая жрал 50% процессора. Хорошо, что я его только посмотреть поставил, а не работать. Интересно как в этот раз.

В моем случае задержка - пока не включишь руками. Т.е. запустил оборудование, зашел через консоль, сказал установить 1.8В. Я "ненастоящий сварщик", подробнее не расскажу. Пришлось столкнуться, когда подключал к kcu105 плату, которая про все эти закидоны с питанием не подозревала, оттуда и почерпнул сведения.