Vlad_Sux

Привык, что документы Altium открываются версиями вверх-вниз, в отличие от многих приложений Windows. В Драфтсмэне все вернулось к виндовым правилам. Документ, сформированный в версии 16.1.8, открывается и обрабатывается версией 16.1.12, но после сохранения уже нижней версией не открывается. В сообщении пишет, что у него версия 2, а нижняя версия принимает только версию 1. Это неприятно, если в будущем, скажем, за год насыплется десяток обновлений, и не все участники разработок смогут за ними успевать.

В библиотеке IR Discrete Mosfet Power.IntLib есть транзистор IRF9410 в корпусе SO-8 (не могу сейчас сказать, чем отличается SO-8 от SOIC-8) с точно такой же цоколевкой, с той лишь разницей, что он другого типа проводимости. Извлеките его оттуда и отредактируйте под свою проводимость (поверните стрелки). Если нужно УГО по ЕСКД, отредактируйте графику, не трогая пины. Ну и, конечно, потребуется другая SPICE-модель.

Здравствуйте! Пользовательским сеткам в AD 10 назначается приоритет. Он меняется в Grid Manager'е из контекстного меню командами Increase Priority или Decrease Priority для выбранной сетки. Активной делается сетка с высшим приоритетом. Кстати, не сможете ли ответить на такой вопрос: в моей версии AD 10 пользовательские сетки назначаются, но не видны на экране. В чем может быть дело? Как с этим у Вас? Может быть, дело в релизе программы. Какой у Вас?

Вы ничего не путаете? Solid Region ничего не обтекает. Он тупо накладывается поверх всего и в случае наложения на посторонние цепи метится зеленым. Обтекает или не обтекает цепи Polygon Pour. В настройке его свойств есть и обтекание посторонних цепей и своих родных, если нужно.

Немного запоздал, но добавлю для сомневающихся. Отрицательный результат тоже по-своему полезен. Сабунин пишет о том, что есть в пакете. А если там чего-то нет - до этого приходится доходить на практике или разбираться в документации производителя. Все досконально расписано в документе ХЕЛПа: AP0138 Pin and Part Swapping with Dynamic Net Assignment.pdf. Как говорят французы, даже самая шикарная женщина не сможет дать больше того, что у нее есть.

Как присоединить к Земле, Вам уже подсказали. Однако, одного полигона мало. Тепло нужно еще куда-то отвести. Стеклотекстолит - плохой проводник тепла. Для отвода тепла на нижнюю сторону платы Ваш полигон нужно изрешетить переходными отверстиями (Via). Сколько их нужно, какого диаметра и с какой толщиной слоя металлизации, либо с заполнением тепллопроводным компаундом - поддается расчету.

Уважаемый Юрий! Вы ловите меня на моих промахах. Между тем, я как раз и писал о том, что максимальный зазор имеет мало смысла. Оказалось, однако, что и ему есть место: в Altium Designer есть правило Min Gap-Preferred Gap-Max Gap для дифференциальных пар. Здесь как раз все уместно: при большом зазоре ослабевает компенсация магнитных полей прямого и обратного тока в стороне от дифференциальной пары.

Правило Minimum-Preferred-Maximum есть в Altium Desiner. В применении к ширине печатных проводников при трассировке выполняется правило Preferred, а Minimum-Maximum контролируется программой при ручном изменении ширины меньше минимального или больше максимального значений. То же самое и для размеров отверстий, контактных площадок и разных других вещей, в том числе для выбросов сигнала при моделировании Signal Intrgrity. За всю Одессу, однако, не скажу. Кажется, что для зазора Maximum большого смысла не имеет. На плате может быть всего один проводник, и программу никак не должен взволновать слишком большой зазор.

Уважаемые коллеги! Это Вам показалось, что я новичок и ничего не понимаю, а суюсь с советами. Я работаю в P-CAD разных версий с 1996 года и, как мне кажется, не совсем уж чайник. Тем не менее, воспользовался советом учиться, учиться и учиться (помните автора?) и хочу доложить о некоторых открытиях, которые для себя сделал: 1) если цепи не принадлежат к заявленным классам или классы вообще не создавались, для них в режиме Route Advanced (P-CAD 2006) выдерживается зазор в печати, указанный в Design Rules на вкладке Layer (по умолчанию 0,3 мм); 2) если объявлен класс и для него указано значение зазора Clearance, работет это правило, в том числе и для зазора между цепями данного класса и других класов, и DRC проверяет его нарушения, не обращая внимания на Design Rules; 3) если значение зазора Clearance указано индивидуально для цепи в Edit Nets, трассировка Route Advanced выдерживает это значение, и DRC контролирует его; 4) если в Design Rules установлено правило Class to Class и назначен зазор между классами, это правило обладает приоритетом над атрибутами классов: выдерживается и проверяется этот зазор. Все это в режиме сжатия (Hug Obstacles). Может быть, что-то еще пропустил. Возможно, эти наблюдения пригодятся настоящим новичкам.

Если нет классов, можно назначить атрибуты цепям в Edit/Nets. А если нет и этого - по умолчанию ширина и все зазоры по 100 mil (0,254 мм)

Design Rules нужны только для DRC-проверки готовой печати. А задаются зазоры между элементами печатного рисунка указанием значения атрибута Clearance в атрибутах классов цепей. Задавать можно как в схемном редакторе, так и в редакторе печатной платы. Команда меню Options/Net Classes. Ввести имена классов, присоединить к классам необходимые цепи, кнопкой Edit открыть редактирование атрибутов, кнопкой Add открыть список атрибутов выбрать в категории Clearance либо глобальный атрибут Clearance (для любых зазоров) либо зазор между лнинями, пэдами и т.п. и вписать значение Value.